公开(公告)号：KR1019990012276A

公开(公告)日：1999-02-25

申请号：KR1019970035617

申请日：1997-07-28

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  구주선

IPC: H01L21/28

Abstract: 반도체 장치의 배선 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 제1도전막을 형성한다. 이때, 제1도전막의 하부막으로 제3절연막을 더 형성할 수 있다. 이후에, 제1도전막 상에 포토레지스트 패턴(photoresist pattern)을 형성한다. 다음에, 포토레지스트 패턴을 마스크(mask)로 제1도전막을 패터닝하여 제1도전막 패턴을 형성한다. 제1도전막 패턴간의 반도체 기판 상에 액상 증착(liquid phase deposition) 방법을 이용하여, 제1도전막 패턴간을 선택적으로 채우며 포토레지스트 패턴을 노출시키는 제1절연막을 형성한다. 이후에, 노출되는 포토레지스트 패턴을 제거하여 제1도전막 패턴을 노출시킨다. 다음에, 노출되는 제1도전막 패턴에 접촉하는 제2도전막 패턴을 형성한다. 이어서, 제1절연막 패턴 상에 제2도전막 패턴간을 채우는 제2절연막 패턴을 형성한다. 이후에, 제2절연막 패턴 상에 제2도전막 패턴에 접촉하는 제3도전막을 더 형성한다.

公开(公告)号：KR1019980024163A

公开(公告)日：1998-07-06

申请号：KR1019970040245

申请日：1997-08-22

Applicant: 삼성전자주식회사

Inventor： 구주선 ,  최지현 ,  황병근 ,  이해정

IPC: H01L21/31

Abstract: 막질이 단단하면서 비어저항 열화를 방지하는 SOG층 큐어링 방법 및 이를 이용한 반도체 장치의 절연막 제조방법을 개시한다. 본 발명에 의하면, 반도체장치의 ILD층, IMD층, 또는 패시베이션층으로 사용되는 것으로서, 금속 배선 간의 절연작용과 평탄화작용을 하는 SOG의 큐어링 방법에 있어서, 큐어링할 SOG층이 구비된 기판을 진공챔버를 구비한 전자빔 조사장치 내의 타겟 평판 위에 장착하는 단계; 및 상기 SOG층을 소정시간 동안 상온 내지 500℃에서 전자빔으로 조사하여 큐어링하는 단계를 포함하여 구성된 것을 특징으로 하는 SOG층 큐어링 방법이 제공된다. 본 발명의 절연막 제조방법에 의하면, 반도체장치의 ILD층, IMD층, 또는 패시베이션층으로 사용되는 것으로서, 금속 배선 간의 절연작용과 평탄화작용을 하는 SOG층의 제조방법에 있어서, 소정의 패턴이 형성된 하지막 상에 SOG층을 코우팅하는 단계; 및 상기 SOG층을 소정시간동안 상온 내지 500℃에서 전자빔으로 조사하여 큐어링하는 단계를 포함하여 구성된 것을 특징으로 하는 SOG층 제조방법이 제공되어진다.

公开(公告)号：KR1019980016837A

公开(公告)日：1998-06-05

申请号：KR1019960036531

申请日：1996-08-29

Applicant: 삼성전자주식회사

Inventor： 최지현 ,  이해정 ,  구주선 ,  김성진

IPC: H01L23/52

Abstract: 반도체 장치의 다층 배선 형성 방법이 개시되었다. 본 발명은 반도체 기판 상부에 형성된 하부 구조물의 소정 영역 상에 하부 도전층 패턴을 형성하는 단계; 상기 하부 도전층 패턴이 형성된 기판 전면에 층간 절연막을 형성하고 이를 패터닝하여 비아 홀이 형성된 층간 절연막 패턴을 형성하는 단계; 상기 비아 홀을 채우는 층간 도전층 패턴을 형성하는 단계; 상기 층간 절연막 패턴을 소정 두께만큼 에치 백하여 변형된 층간 절연막 패턴을 형성하는 단계; 상기 변형된 층간 절연막 패턴이 형성된 기판 전면에 평탄화층을 형성한 후 상기 도출된 층간 도전층 패턴의 표면이 노출되도록 상기 평탄화층을 에치 백하여 평탄화층 패턴을 형성하는 단계; 및 상기 평탄화층 패턴이 형성된 기판 전면에 상부 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법을 제공한다. 본 발명에 의하면 비아 홀 형성시에 생기는 비휘발성 부산물에 의한 상부 및 하부 도전층의 접속 불량을 방지할 수 있다.

公开(公告)号：KR1019980005681A

公开(公告)日：1998-03-30

申请号：KR1019960023689

申请日：1996-06-25

Applicant: 삼성전자주식회사

Inventor： 황병근 ,  장영관 ,  최지현 ,  구주선

IPC: H01L21/30

公开(公告)号：KR1019970063732A

公开(公告)日：1997-09-12

申请号：KR1019960004467

申请日：1996-02-24

Applicant: 삼성전자주식회사

Inventor： 최지현 ,  황병권 ,  이해정 ,  구주선

IPC: H01L27/108

Abstract: 반도체 메모리 소자의 커패시터 형성방법에 대해 기재되어 있다. 이는, 트랜지스터의 소오스와 연결되는 도전층을 형성하는 단계, 도전층 표면에 실리카 스페이서 단일층을 코팅하는 단계, 실리카 스페이서 단일층의 틈을 이용하여 도전층을 식각함으로써 스토리지 전극을 형성하는 단계, 스토리지 전극 표면에 유전체막을 형성하는 단계 및 유전체막 표면에 폴레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 메모리 소자의 커패시턴스를 향상시킬 수 있다.

公开(公告)号：KR1019970063491A

公开(公告)日：1997-09-12

申请号：KR1019960004061

申请日：1996-02-21

Applicant: 삼성전자주식회사

Inventor： 황병근 ,  구주선

IPC: H01L21/28

Abstract: Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 콘택을 형성한 후 450℃ 이상에서 어닐링을 하거나 어닐링과 비슷한 효과를 가지는 O
2 플라즈마 공정이나 UV-O
3 공정으로 표면 처리를 실시함으로써, 상기 콘택의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위한 습식 클리닝(Wet Cleaning) 공정시 상기 콘택 측벽에 존재하는 상기 절연막이 식각되어 콘택 프로파일(profile)이 불량해지고 콘택크기(size)가 커지는 현상을 방지할 수 있다.

公开(公告)号：KR1019970060490A

公开(公告)日：1997-08-12

申请号：KR1019960001397

申请日：1996-01-23

Applicant: 삼성전자주식회사

Inventor： 황병근 ,  구주선 ,  최지현 ,  이해정

IPC: H01L27/108

Abstract: 스페이서층을 이용하여 하부전극의 표면적을 증가시킬 수 있는 반도체 장치의 커패시터 제조방법이 개시되었다. 본 발명은 제1도전막 상에 각각의 입자 사이에 빈 공간을 갖는 복수개의 입자들로 이루어진 스페이서층을 형성하는 단계, 상기 입자 사이의 빈 공간을 통하여 상기 제1도전막과 접속되도록 상기 스페이서층 상에 제2도전막을 형성하는 단계, 상기 식각 저지층이 노출되도록 상기 제2도전막, 스페이서층 및 제1도전막을 순차적으로 식각하여 상기 콘택홀 상부에 제2도전막 패턴과 스페이서층 패턴 및 제1도전막 패턴을 형성하는 단계, 및 상기 스페이서층 패턴을 제거함으로써 상기 제1도전막 패턴 및 제2도전막 패턴으로 이루어진 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법을 제공한다. 본 발명에 의하면 스페이서층을 이용하여 하부전극의 표면적을 증가시킴으로서 메모리 셀의 독축 능력을 증가 시킬 수 있다.

公开(公告)号：KR101284146B1

公开(公告)日：2013-07-10

申请号：KR1020070072458

申请日：2007-07-19

Applicant: 삼성전자주식회사

Inventor： 변경문 ,  구주선 ,  라상호 ,  백은경 ,  최종완

IPC: H01L21/76

CPC classification number: H01L21/76229

Abstract: 트렌치 소자분리 영역을 갖는 반도체소자 및 그 제조방법을 제공한다. 이 방법은 기판에 제1 트렌치 영역 및 상기 제1 트렌치 영역보다 큰 폭을 갖는 제2 트렌치 영역을 형성하는 것을 포함한다. 상기 제1 및 제2 트렌치 영역들을 채우는 하부 물질막을 형성한다. 제1 식각공정을 이용하여 상기 하부 물질막을 식각하여 상기 제1 트렌치 영역에 잔존하는 제1 예비 하부 물질 패턴 및 상기 제2 트렌치 영역에 잔존하며 상기 제1 예비 하부 물질 패턴과 다른 레벨에 위치하는 상부면을 갖는 제2 예비 하부 물질 패턴을 형성한다. 제2 식각 공정을 이용하여 상기 제1 및 제2 예비 하부 물질패턴들을 식각하여 실질적으로 동일한 레벨에 위치하는 상부면을 갖는 제1 및 제2 하부 물질 패턴들을 형성한다. 상기 제1 하부 물질 패턴 상에 제1 상부 물질 패턴을 형성함과 아울러 상기 제2 하부 물질 패턴 상에 제2 상부 물질 패턴을 형성한다.

公开(公告)号：KR1020100035000A

公开(公告)日：2010-04-02

申请号：KR1020080094274

申请日：2008-09-25

Applicant: 삼성전자주식회사

Inventor： 한태종 ,  김문준 ,  정덕영 ,  백은경 ,  구주선

IPC: H01L21/76

CPC classification number: H01L21/76229

Abstract: PURPOSE: A different oxidation film for separating element is formed within the trenches having the element isolation trench gap fill method for having and semiconductor device using the same is the different aspect ratio. The generation of the void at the element isolation film or the core is prevented. CONSTITUTION: An element isolating trenches having aspect ratios different in the cell region of the semiconductor substrate(100) is formed. The oxide film is formed within element isolating trenches. Nitride liners are formed on oxide films. Nitride liners are thermally oxidized and the nitrate thermal oxide film(130) is formed. Element isolating trenches of the big aspect ratio are filled with nitrate thermal oxide films.

Abstract translation: 目的：在具有元件隔离沟槽间隙填充方法的沟槽内形成用于分离元件的不同氧化膜，并且使用其的半导体器件是不同的纵横比。 防止在元件隔离膜或芯部产生空隙。 构成：形成具有在半导体衬底（100）的单元区域中具有不同宽高比的沟槽的元件。 氧化膜形成在元件隔离槽内。 在氧化膜上形成氮化物衬垫。 氮化物衬垫被热氧化并形成硝酸盐热氧化膜（130）。 元素隔离大纵横比的沟槽填充有硝酸盐热氧化膜。

公开(公告)号：KR1020090116476A

公开(公告)日：2009-11-11

申请号：KR1020080042450

申请日：2008-05-07

Applicant: 삼성전자주식회사

Inventor： 서동철 ,  홍은기 ,  백은경 ,  구주선

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L21/02318 ,  H01L21/02351

Abstract: PURPOSE: A method of fabricating a device isolation layer is provided to form an oxide film with excellent chemical property by reducing an etch rate due to the difference of the width of the trench at a cell region and an around area. CONSTITUTION: A method of fabricating a device isolation layer is comprised of the steps: forming a porous area in a substrate(S110); Injecting ion into the porous region; dipping the substrate into an electrolyte and processing both electrodes with an oxidation process; filing the porous region with liquid silicon material(S120); and forming an oxide layer by oxidizing the porous region. The liquid silicon material includes a spin-on-glass material.

Abstract translation: 目的：提供一种制造器件隔离层的方法，通过降低由于沟槽在单元区域和周围区域的宽度差而导致的蚀刻速率，从而形成具有优异化学性质的氧化物膜。 构成：制造器件隔离层的方法包括以下步骤：在衬底中形成多孔区域（S110）; 将离子注入多孔区域; 将基底浸入电解质中并用氧化工艺处理两个电极; 用液态硅材料填充多孔区域（S120）; 以及通过氧化多孔区域形成氧化物层。 液体硅材料包括旋涂玻璃材料。