公开(公告)号：KR101725446B1

公开(公告)日：2017-04-12

申请号：KR1020110084475

申请日：2011-08-24

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  이승헌 ,  배병주 ,  홍은기 ,  강만석

IPC: H01L21/8242 ,  H01L27/108 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76897 ,  H01L21/02164 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10894

Abstract: 반도체장치의제조방법이제공된다. 이방법은기판내에활성영역들을정의하는소자분리막을형성하는것, 기판상에제 1 방향으로활성영역들및 소자분리막을가로지르는도전성구조체들을형성하는것, 도전성구조체들을갖는기판의프로파일에따라계면층을형성하는것, 및계면층이형성된기판상에도전성구조체들을덮는제 1 절연층을형성하는것을포함한다. 제 1 절연층은유동성화학적기상증착방식으로형성되고, 그리고계면층은제 1 절연층을형성하는과정에서도전성구조체와제 1 절연층사이의계면에서발생하는인장력을감소시키는것을특징으로한다.

公开(公告)号：KR101666645B1

公开(公告)日：2016-10-17

申请号：KR1020100075693

申请日：2010-08-05

Applicant: 삼성전자주식회사

Inventor： 최용순 ,  이준원 ,  최길현 ,  홍은기 ,  김홍근 ,  이하영

IPC: H01L21/762 ,  H01L21/768 ,  H01L21/02 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115

CPC classification number: H01L21/76229 ,  H01L21/02222 ,  H01L21/02271 ,  H01L21/76885 ,  H01L27/105 ,  H01L27/10897 ,  H01L27/11531 ,  H01L27/11548

Abstract: 본발명의기술적사상에의한반도체소자의제조방법은, 반도체기판내에제1 트렌치및 제2 트렌치를형성하고, 상기제1 트렌치내부를완전히채우는제1 절연물을형성하되, 상기제1 절연물은상기제2 트렌치의바닥및 하부측벽을덮고및 상부측벽을노출시키고; 및상기제2 트렌치내부의상기제1 절연물상에제2 절연물을형성하는것을포함할수 있다.

公开(公告)号：KR1020130042304A

公开(公告)日：2013-04-26

申请号：KR1020110106534

申请日：2011-10-18

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  이승헌 ,  홍은기 ,  강만석 ,  배병주

IPC: H01L21/76 ,  H01L21/316

CPC classification number: H01L21/76229

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to reduce the fault of an insulating layer by performing a second thermal process for annealing. CONSTITUTION: A device isolation region(11) is formed in a semiconductor substrate. Each device isolation region has different width. An insulating layer(110) is formed in the device isolation region. A thermal oxide layer(106) is formed between the insulating layer and the semiconductor substrate. A device formation region(12) is arranged in the semiconductor substrate.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过执行用于退火的第二热处理来减少绝缘层的故障。 构成：在半导体衬底中形成器件隔离区（11）。 每个设备隔离区域的宽度不同。 在器件隔离区域中形成绝缘层（110）。 在绝缘层和半导体衬底之间形成热氧化层（106）。 器件形成区域（12）布置在半导体衬底中。

公开(公告)号：KR1020120110878A

公开(公告)日：2012-10-10

申请号：KR1020110029043

申请日：2011-03-30

Applicant: 삼성전자주식회사

Inventor： 변경문 ,  최병덕 ,  홍은기 ,  강만석

IPC: H01L21/76

CPC classification number: H01L21/76229 ,  H01L27/1052 ,  H01L27/10894 ,  H01L27/11531 ,  H01L29/945

Abstract: PURPOSE: A semiconductor device for high integration and a manufacturing method thereof are provided to have high reliability by preventing the recess of a first element isolation pattern including a first insulating pattern made of nitride. CONSTITUTION: A first insulating pattern(132) is made of silicon nitride. A second liner pattern(124) covers a sidewall and a bottom surface of a second trench(114). The second liner pattern is made of same material as a first liner pattern. A second insulating pattern(144) is contacted to the second liner pattern. The second insulating pattern is made of different material as the first insulating pattern.

Abstract translation: 目的：提供一种用于高集成度的半导体器件及其制造方法，通过防止包含由氮化物构成的第一绝缘图案的第一元件隔离图案的凹部而具有高可靠性。 构成：第一绝缘图案（132）由氮化硅制成。 第二衬垫图案（124）覆盖第二沟槽（114）的侧壁和底表面。 第二衬里图案由与第一衬里图案相同的材料制成。 第二绝缘图案（144）与第二衬垫图案接触。 第二绝缘图案由不同的材料制成作为第一绝缘图案。

公开(公告)号：KR1020110136273A

公开(公告)日：2011-12-21

申请号：KR1020100056152

申请日：2010-06-14

Applicant: 삼성전자주식회사

Inventor： 김진균 ,  이보영 ,  황기현 ,  홍은기 ,  최종완

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926 ,  H01L21/02225

Abstract: PURPOSE: A vertical type semiconductor device manufacturing method is provided to use a material with a small stress variation of a film by heat as a sacrificial film and inter-layer insulating film, thereby reducing lifting or crack fault generation of the film due to stress. CONSTITUTION: A pad insulating film(102) is arranged on a substrate(100). The pad insulating film is arranged by thermal oxidation of the substrate. A sacrificial film(104) is arranged on the pad insulating film. An inter-layer insulating film(106) is arranged on the sacrificial film. The sacrificial film is arranged with a material which has an etching selection ratio with the inter-layer insulating film.

Abstract translation: 目的：提供一种垂直型半导体器件制造方法，其使用通过热作为牺牲膜和层间绝缘膜的薄膜应力变化小的材料，从而减少由于应力引起的膜的提升或裂纹发生故障。 构成：衬底绝缘膜（102）布置在衬底（100）上。 衬垫绝缘膜通过衬底的热氧化布置。 牺牲膜（104）布置在垫绝缘膜上。 在牺牲膜上布置层间绝缘膜（106）。 牺牲膜配置有与层间绝缘膜具有蚀刻选择比的材料。

公开(公告)号：KR1020070068878A

公开(公告)日：2007-07-02

申请号：KR1020050130958

申请日：2005-12-27

Applicant: 삼성전자주식회사

Inventor： 구주선 ,  홍은기 ,  이보영 ,  김성태 ,  백은경

IPC: H01L21/335

Abstract: A method for fabricating a semiconductor device and a semiconductor device fabricated by the same are provided to decrease the parasitic capacitance between gate patterns by improving thermal stability of a low-k dielectric layer. Wiring patterns are formed between a semiconductor substrate and an interlayer dielectric in such a way that each of the wiring patterns has a conductive wiring. A low-k dielectric layer(67) is formed to cover the wiring patterns and the semiconductor substrate, in which the low-k dielectric layer is made of an insulation layer having dielectric constant lower than a silicon oxide layer. A capping layer(71) is formed on the low-k dielectric layer to block oxygen and/or moisture.

Abstract translation: 提供一种用于制造半导体器件的方法和由其制造的半导体器件，以通过改善低k电介质层的热稳定性来减小栅极图案之间的寄生电容。 在半导体衬底和层间电介质之间形成布线图案，使得每个布线图案具有导电布线。 形成低k电介质层（67）以覆盖布线图案和半导体衬底，其中低k电介质层由介电常数低于氧化硅层的绝缘层制成。 在低k电介质层上形成封盖层（71）以阻挡氧和/或水分。

公开(公告)号：KR1020060036948A

公开(公告)日：2006-05-03

申请号：KR1020040086016

申请日：2004-10-27

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  나규태 ,  라상호

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76232 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3125 ,  H01L21/316

Abstract: 반도체 장치와 이의 제조 방법 및 이를 이용한 소자 분리막의 형성 방법에 있어서, 리세스를 갖는 기판에 SOG 용액을 도포하여 SOG 박막을 형성한 후, 600 내지 1,000℃의 온도 및 1 내지 50atm의 압력에서 주-열처리하여 상기 SOG 박막을 치밀한 구조를 갖고, 상기 리세스 내에 충분하게 매립되는 실리콘 산화막으로 형성한다. 특히, 상기 리세스는 트랜치 또는 게이트 패턴들 사이의 영역이다. 따라서, 상기 실리콘 산화막으로 이루어지는 박막을 최근의 큰 단차와 좁은 간격을 갖는 패턴들 사이에 보이드의 발생없이 매립시킬 수 있다.

公开(公告)号：KR100576368B1

公开(公告)日：2006-05-03

申请号：KR1020040094758

申请日：2004-11-18

Applicant: 삼성전자주식회사

Inventor： 차용원 ,  나규태 ,  최용순 ,  홍은기 ,  구주선

IPC: H01L21/76

Abstract: 반도체소자의 트렌치 소자 분리막 형성 방법들을 제공한다. 이 방법들은 반도체기판의 소정영역을 선택적으로 식각하여 활성영역을 한정하는 트렌치를 형성하는 것을 구비한다. 수소(hydrogen) 주입 고밀도플라즈마 화학기상증착 기술을 이용하여 상기 트렌치의 내벽을 덮는 제 1 소자분리층을 형성한다. 상기 수소 주입 고밀도플라즈마 화학기상증착 기술은 상기 제 1 소자분리층의 형성과정에 발생할 수 있는 오버행(overhang) 현상을 방지해준다. 상기 제 1 소자분리층을 갖는 반도체기판 상에 폴리실라젠(polysilazane) 계열의 에스오지(SOG) 물질을 코팅(coating)하여 제 2 소자분리층을 형성한다. 상기 제 2 소자분리층 및 상기 제 1 소자분리층을 식각하여 상기 트렌치 내에 상기 활성영역의 표면보다 낮은 상부면을 갖는 제 2 소자분리패턴 및 상기 제 2 소자분리패턴의 표면보다 높은 상부면을 갖는 제 1 소자분리패턴을 형성한다. 상기 제 1 소자분리패턴 및 상기 제 2 소자분리패턴을 덮는 제 3 소자분리패턴을 형성한다.

公开(公告)号：KR100556527B1

公开(公告)日：2006-03-06

申请号：KR1020040089213

申请日：2004-11-04

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  김홍근 ,  나규태 ,  홍은기

IPC: H01L21/76 ,  H01L21/8247

Abstract: 기생 커패시터를 최소화하기 위한 트렌치 소자 분리막 및 불휘발성 메모리 장치의 제조에서, 트렌치 소자 분리막을 형성하기 위하여 우선 기판에 소자 분리용 트렌치를 형성한다. 상기 소자 분리용 트렌치 내부를 부분적으로 매립하는 제1 절연막을 증착한다. 상기 제1 절연막 상에 제1 절연막과 다른 식각율을 갖는 제2 절연막을 증착한다. 이어서, 상기 제1 및 제2 절연막을 부분적으로 제거하여 중심 부위에 리세스를 갖는 소자 분리막을 형성한다. 상기 리세스에 의해 기생 커패시턴스를 감소시키는 구조의 반도체 장치를 제조할 수 있다.

Abstract translation: 在制造沟槽器件隔离膜和非易失性存储器设备，以最小化寄生电容，以形成用于所述第一基板上的器件隔离沟槽以形成沟槽隔离膜的。 沉积用于部分填充元件隔离沟槽内部的第一绝缘膜。 具有不同于第一绝缘层的蚀刻速率的第二绝缘层被沉积在第一绝缘层上。 然后，部分去除第一绝缘膜和第二绝缘膜，以形成在中央部分具有凹部的元件隔离膜。 可以制造具有通过凹槽减小寄生电容的结构的半导体器件。

公开(公告)号：KR100543459B1

公开(公告)日：2006-01-20

申请号：KR1020030040743

申请日：2003-06-23

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L21/28

Abstract: 자가 정렬 콘택 형성 방법을 제공한다. 이 방법에 따르면 먼저, 반도체 기판 상에 층간절연막을 관통하여, 도전막 패턴의 측벽을 덮는 제 1 스페이서와 상기 층간절연막 하부의 도전부를 노출시키는 콘택홀을 형성한다. 상기 콘택홀에 의해 노출되는 상기 층간절연막의 측벽을 덮는 제 2 스페이서를 형성한다. 자연산화막 제거를 위한 세정 공정을 실시한다. 그리고, 상기 콘택홀을 도전물질로 채운다. 따라서 콘택홀에 의해 노출되는 층간절연막의 측벽만을 덮는 제 2 스페이서를 형성하여 콘택 간의 브릿지 현상을 방지할 수 있으며 콘택의 접촉 저항을 증가를 완화하여 반도체 소자의 신뢰도를 향상시킬 수 있다.
SAC, USG