公开(公告)号：KR100491979B1

公开(公告)日：2005-05-27

申请号：KR1020030042766

申请日：2003-06-27

Applicant: 한국전자통신연구원

Inventor： 조원주 ,  이성재 ,  양종헌 ,  오지훈 ,  임기주 ,  안창근

IPC: H01L29/78

CPC classification number: H01L29/78696 ,  H01L21/28114 ,  H01L21/30608 ,  H01L29/045 ,  H01L29/1033 ,  H01L29/42376 ,  H01L29/4908 ,  H01L29/66553 ,  H01L29/66636 ,  H01L29/66772

Abstract: 초미세 채널 길이를 가지는 전계 효과 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 초미세 채널 전계 효과 트랜지스터는, 입체 구조의 실리콘 와이어 채널 영역, 실리콘 와이어 채널 영역 양측으로 형성된 실리콘 전도층에 의해 마련된 소스/드레인 접합, 실리콘 와이어 채널 영역 상부에 고유전율을 가지는 게이트 절연막을 개재하여 형성된 게이트 전극, 및 소스/드레인 접합에 연결된 소스/드레인 전극을 포함한다. 입체 구조의 실리콘 와이어 채널 영역은 실리콘의 면방향에 따른 식각 속도 차이를 이용하여 사다리꼴 또는 삼각형의 단면을 가지게 형성할 수 있으며, 소스/드레인 접합은 고상 확산법에 의하여 형성함으로써 후속 공정의 열처리 온도를 낮출 수 있다. 이렇게 제조된 전계 효과 트랜지스터는 접합을 통한 누설 전류를 줄일 수 있고 소비 전력의 감소와 소자 신뢰성의 확보가 동시에 달성되며 고집적할 수 있다.

公开(公告)号：KR1020040022603A

公开(公告)日：2004-03-16

申请号：KR1020020054210

申请日：2002-09-09

Applicant: 한국전자통신연구원

Inventor： 정우석 ,  이성재 ,  조원주 ,  장문규

IPC: H01L21/338

CPC classification number: H01L21/67207 ,  H01L29/66848

Abstract: PURPOSE: An apparatus for fabricating a semiconductor device is provided to prevent unnecessary induction of impurities and formation of an oxide layer by interconnecting two chambers and by performing a cleaning process, a metal layer formation process and a subsequent process by an in-situ. CONSTITUTION: The first substrate holder(112) is installed in the lower portion of the first chamber(100) to mount a specimen. A halogen lamp(110) is installed in the upper portion to irradiate lamp light. A substrate door is formed in a side surface of the first chamber to load/unload the specimen. The second substrate holder(202) whose temperature can be controlled is installed in the lower portion of the second chamber(200) to mount the specimen. An intermediate layer is installed in the center part of the second chamber so that the upper and lower portions of the second chamber is divided to perform a process. An elevation unit(208) is attached to the second substrate holder to vertically transfer the second substrate holder with respect to the intermediate layer. A metal deposition unit is installed in the upper portion of the second chamber. A pump unit is connected to the first and second chambers to control the respective pressures of the first and second chambers. A gas injection unit controls the quantity of gas and injects the gas, connected to the first and second chambers. A connection path includes a gate valve, capable of reciprocating between the first and second chambers without introduction of exterior air.

Abstract translation: 目的：提供一种用于制造半导体器件的装置，以通过互连两个室并且通过原位执行清洁处理，金属层形成工艺和随后的工艺来防止杂质的不必要的感应和氧化物层的形成。 构成：第一衬底保持器（112）安装在第一腔室（100）的下部以安装试样。 在上部安装卤素灯（110）以照射灯光。 基板门形成在第一室的侧面，以装载/卸载试样。 温度可以控制的第二衬底保持器（202）安装在第二室（200）的下部以安装样本。 中间层安装在第二室的中心部分，使得第二室的上部和下部被分割以进行处理。 升高单元（208）附接到第二基板保持器，以相对于中间层垂直地传送第二基板保持器。 金属沉积单元安装在第二室的上部。 泵单元连接到第一和第二室以控制第一和第二室的相应压力。 气体喷射单元控制气体的量并喷射连接到第一和第二腔室的气体。 连接路径包括能够在不引入外部空气的情况下在第一和第二室之间往复运动的闸阀。

公开(公告)号：KR1020030042498A

公开(公告)日：2003-06-02

申请号：KR1020010073006

申请日：2001-11-22

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  조원주 ,  박경완

IPC: H01L21/334

CPC classification number: H01L29/6659 ,  H01L21/2255 ,  H01L21/26586 ,  H01L21/823814 ,  H01L29/7833

Abstract: PURPOSE: A method for manufacturing an MOS(Metal Oxide Semiconductor) transistor having a shallow source/drain junction region is provided to prevent the potential occurrence due to the damage of a semiconductor substrate and to non-uniformly control the impurity concentration of a diffusion source layer by a plurality of doped ion implantations. CONSTITUTION: After forming a gate pattern(18) on a semiconductor substrate(10), a diffusion source layer is formed on the entire surface of the resultant structure. The first diffusion source layer(30) is formed on the gate pattern and the upper portion of the semiconductor substrate, and second diffusion source layer(34) is formed at both sidewalls of the gate pattern by repeatedly implanting the same doped dopants or different kinds of doped dopants into the diffusion source layer from different tilt angles. A shallow source/drain junction region(36,38) having an LDD(Lightly Doped Drain) and a source/drain region, are formed at both sides of the gate pattern by diffusing impurities included in the first and second diffusion source layer using a solid phase diffusion method.

Abstract translation: 目的：提供一种用于制造具有浅源极/漏极结区域的MOS（金属氧化物半导体）晶体管的方法，以防止由于半导体衬底的损坏引起的电位发生，并且不均匀地控制扩散源的杂质浓度 层通过多个掺杂离子注入。 构成：在半导体衬底（10）上形成栅极图案（18）之后，在所得结构的整个表面上形成扩散源层。 第一扩散源层（30）形成在栅极图案和半导体衬底的上部，并且通过重复地注入相同的掺杂掺杂剂或不同种类而在栅极图案的两个侧壁处形成第二扩散源层（34） 的掺杂掺杂剂从不同的倾斜角度进入扩散源层。 具有LDD（轻掺杂漏极）和源极/漏极区域的浅源极/漏极结区域（36,38）通过使用第一和第二扩散源层中包含的杂质扩散而形成在栅极图案的两侧 固相扩散法。

公开(公告)号：KR100340929B1

公开(公告)日：2002-06-20

申请号：KR1019990052682

申请日：1999-11-25

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철

IPC: H01L29/732

CPC classification number: B82Y10/00 ,  G11C2216/08 ,  H01L29/7613 ,  H01L49/006 ,  Y10S438/962 ,  Y10S977/937

Abstract: 단원자층정도의연속적인금속초박막을사용하여, 제작상까다로운조건의종래기술의관통접합대신에병목(bottle-neck) 형상을갖는취약링크(weak link)를단순공정에의하여동일기판위에집적화시킴으로써, 단전자집적회로의구현에용이한단전자트랜지스터가개시된다. 본발명은 1) 금속초박막을포함하는반도체기판, 2) 상기반도체기판의금속초박막상에형성된소오스와드레인과의사이에형성된전자섬(island), 3) 상기소오스와전자섬 및상기전자섬과드레인과의사이를연결하는관통접합(tunnel junctions)의역할을수행할수 있도록잘록한병목(bottle-neck) 형상을가지며상기전자섬의전자들의쿨롱봉쇄를유도할수 있도록식각공정시 그경계면으로부터일정깊이의손상부분을갖는취약링크(weak links), 및 4) 상기전자섬의인근에결합된게이트전극을포함하는단전자트랜지스터를포함한다.

公开(公告)号：KR1020010064253A

公开(公告)日：2001-07-09

申请号：KR1019990062403

申请日：1999-12-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 조광수 ,  박태준 ,  이성재 ,  김정식

IPC: H04L12/28

Abstract: PURPOSE: A method for controlling a message of a TIWM(Trunk InterWorking Module) in an ATM(Asynchronous Transfer Mode) switching system is provided to supply an E1 trunk interworking, using a multiple processing method of a protocol message and a processing method of a device message. CONSTITUTION: A system is initialized in an initial operation of a network interworking board. A message distributing unit(22) receives a message, for distributing. A link transmitting unit(23) receives a message, to transmit the received message to a switch unit. A link managing unit(24) receives a message, to process the received message. A link receiving unit(20) receives a message, to process the received message.

Abstract translation: 目的：提供一种用于控制ATM（异步传输模式）交换系统中的TIWM（中继互通模块）的消息的方法，以使用协议消息的多种处理方法和一种协议消息的处理方法来提供E1中继互通 设备讯息。 规定：在网络互通板的初始操作中初始化系统。 消息分发单元（22）接收消息以进行分发。 链路发送单元（23）接收消息，将接收到的消息发送到交换单元。 链接管理单元（24）接收消息以处理接收到的消息。 链路接收单元（20）接收消息，处理接收到的消息。

公开(公告)号：KR100282613B1

公开(公告)日：2001-02-15

申请号：KR1019980048732

申请日：1998-11-13

Applicant: 한국전자통신연구원

Inventor： 이성재 ,  박경완 ,  신민철 ,  박문호

IPC: H03F3/06

Abstract: 본 발명은 단전자 회로 및 양자전자 소자 회로의 출력단 증폭회로에 관한 것으로서, 한개의 단전자 트랜지스터와 그 단전자 트랜지스터의 소스단의 전압이 게이트에 연결된 FET로 구성되며, 출력 임피던스가 큰 단전자 회로 또는 양자전자 소자 회로의 출력단자를 커패시터를 통해 단전자 트랜지스터의 입력단자에 연결하고, 단전자 트랜지스터의 소스 단자를 FET의 게이트에 연결함으로써 출력 임피던스를 줄이고, 단전자 소자 회로 또는 양자전자 소자 회로와 외부간을 격리시켜 외부 잡음에 민감한 단전자 소자 회로를 보호한다는 특징이 있다.

公开(公告)号：KR1020000034646A

公开(公告)日：2000-06-26

申请号：KR1019980052020

申请日：1998-11-30

Applicant: 한국전자통신연구원

Inventor： 박경완 ,  이성재 ,  신민철 ,  박문호

IPC: H01L21/335

Abstract: PURPOSE: The poly-silicon gate of a field effect transistor is formed by shortening the length of a gate extremely shorter than the wave length of the light source which is used in the lithography process. CONSTITUTION: The method of forming the poly-silicon gate of a field effect transistor is that a poly-silicone gate is formed vertically to a conduction channel by the lithography process, and by the etching process and the side oxidation process of the poly -silicon gate, the gate length is decreased less than a fixed wire-width in accordance with the lithography process. Also the miniaturization of an electronic substrate, an ultra-miniature length of the gate, and the shorten distance between a source and a drain through the above process may show up a quantum yield and may be used for the transistor device fabrication of a silicon quantum yield having the ultra-high velocity and the multi-function.

Abstract translation: 目的：场效应晶体管的多晶硅栅极通过缩短与光刻工艺中使用的光源的波长相比非常短的栅极的长度来形成。 构成：形成场效晶体管的多晶硅栅极的方法是通过光刻工艺垂直于导电沟道形成聚硅氧烷栅极，并且通过多晶硅的蚀刻工艺和侧面氧化工艺 栅极，根据光刻工艺，栅极长度小于固定的线宽。 此外，通过上述过程，电子衬底的小型化，栅极的超小型长度以及源极和漏极之间的缩短距离可以显示量子产率，并且可以用于晶体管器件制造硅量子 产量具有超高速和多功能。

公开(公告)号：KR100256688B1

公开(公告)日：2000-05-15

申请号：KR1019970073026

申请日：1997-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이성재 ,  박태준 ,  조광수 ,  김정식

IPC: H04L12/28

Abstract: PURPOSE: A line matching apparatus for interworking function of an ATM exchange is provided to directly accommodate primary group transfer rate interface subscribers of the existing PSTN R2 trunk, a narrow band No. 7 signalling network and broadband ISDN by an ATM exchange by matching the existing network interface, having a lower layer signal termination function below layer 2 of the existing network, and converting time divided channel data into an ATM cell. CONSTITUTION: A clock generator (17) receives a 16.384 MHz system clock inputted from an external source and a serial bit clock restored from a T1/E1 line, selects one of them to generate a 4,096 MHz, a 2,048 MHz serial bit clock and a 8 KHz frame synchronous signal therefrom and provides them to a line interface(18), a time slot exchange unit(34) and a data converting controller(23). The line interface(18) extracts a 2.048 Mhz clock from the receiving bit stream and supplies a timing signal required for regeneration of data to the clock generator(17), processes a Wander and a jitter, detects a signal loss and performs a conversion of a U/B signal. A time slot exchanging unit(34) performs a nx64Kbps channel switching between input/output 2.048 Mbps sub-highways according to switching control information received from a main controller(19). A common line signal channel previously assigned among input sub-highways from the line interface(18) is separately switched to a specific channel of an output sub-highway connected to the main controller(19), and conversely, a signal channel received from the main controller is switched to a specific channel of the output sub-highway. A user data channel other than the signal channel is switched to a signal and tone controller(20), the data converting controller(23) or the tone generator according to a call processing state.

Abstract translation: 目的：提供ATM交换机互通功能的线路匹配装置，通过匹配现有的PSTN R2中继线，窄带7号信令网络和宽带ISDN，通过ATM交换机直接适应 网络接口，在现有网络的层2之下具有较低层信号终止功能，并将时分分频信道数据转换成ATM信元。 构成：时钟发生器（17）接收从外部源输入的16.384MHz系统时钟和从T1 / E1线恢复的串行位时钟，选择其中之一产生4,096MHz，2,048MHz串行位时钟和 8KHz帧同步信号，并将其提供给线路接口（18），时隙交换单元（34）和数据转换控制器（23）。 线路接口（18）从接收比特流提取2.048Mhz时钟，并将数据再生所需的定时信号提供给时钟发生器（17），处理漂移和抖动，检测信号丢失并执行 一个U / B信号。 时隙交换单元（34）根据从主控制器（19）接收的切换控制信息，在输入/输出2.048Mbps子高速公路之间执行nx64Kbps信道切换。 先前在从线路接口（18）的输入子高速公路中分配的公共线路信号信道被分别切换到与主控制器（19）连接的输出子高速公路的特定信道，相反地，从 主控制器切换到输出子公路的特定通道。 除了信号通道之外的用户数据信道根据呼叫处理状态切换到信号和音调控制器（20），数据转换控制器（23）或音调发生器。

公开(公告)号：KR100243407B1

公开(公告)日：2000-02-01

申请号：KR1019970021771

申请日：1997-05-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 조광수 ,  이성재 ,  김정식

IPC: H04L12/433 ,  H04L12/46

Abstract: 본 발명은 공중교환전화망(PSTN) 정합장치의 프로세서 로딩방법에 관한 것으로서, 로딩처리부에서 상기 PSTN 정합장치의 전원이 켜지면 하드웨어롬을 시작하고 디버거를 초기화한 후 관련 메모리를 검사하여 이상이 있으면 운용유지보수 기능으로 통보하고, 메모리 검사 완료 후 PSTN 정합 장치에 연결된 공통버스와 직접 메모리주소 인터럽트, 브이엠이(VME)를 검사하여 오류일 경우 검사실패보고를 상기 운용유지보수 기능으로 통보하고, PSTN 정합시스템의 시스템로딩을 재시작하고 종료하며, 상기 검사 후 정상이면 로딩요구메시지를 조립하여 웅용적용계층 5 처리부, 인터럽트 처리부, 내부모듈 처리부를 경유하여 시스템 제어부로 송신하고 활성화 상태로 천이하는 상기 시스템 제어부와 로딩 메시지 처리를 수행하고, 상기 로딩메시지를 내부프로세서� ��신 메시지로 송수신하기 위해 ATM 적응계층 처리를 수행하며, 상기 로딩메시지 처리의 활성화 상태에서 ATM 내부모듈 처리부로 부터 ATM 셀을 수신하여 인터럽트 처리시 VME 인터럽트가 발생신호가 수신되면, 메시지를 버퍼에 임시 저장하고, 저장된 메시지를 분석하여 수신된 메시지를 상기 ATM 적응계층 5처리부에서 메시지 조립 및 분석을 수행하여 신호 번호 및 길이를 검사하여 최대번호와 최대길이내의 조건을 만족하면 로딩가용상태가 되며, 상기 검사 후 로딩가용상태가 아니면 오류보고를 통보하여 로딩처리시 에러처리를 하도록 하는 송수신 처리를 담당하는 ATM 내부모듈처리를 수행하고, 수신된 ATM 셀을 인터럽트에 의해 송수신 하는 인터럽트 처리를 수행함으로써, 협대역 종합정보통신망(ISDN) 가입자 프로세서 및 중계선 프로세서 시스템로딩� �도 직접 적용하여 ATM 교환기가 다른 가입자 연동장치를 경유하지 않고 직접 시스템로딩을 수용함으로 인해 ATM 교환기의 융통성과 확장성을 기술적으로 높일 수 있는 효과가 있다.

公开(公告)号：KR100199024B1

公开(公告)日：1999-06-15

申请号：KR1019950054535

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 박경연 ,  이성재 ,  신민철

IPC: H01L29/772

CPC classification number: B82Y10/00 ,  H01L29/127 ,  H01L29/66939 ,  H01L29/772 ,  H01L29/7786

Abstract: 본 발명은 평면 공명관통 트랜지스터에 관한 것으로, 여러개의 가느다란 분리 게이트에 음 전압을 걸었을 때 형성되는 포텐샬 장벽에 의하여 두 부분의 비대칭 0차원 영역을, 즉 두개의 비대칭 양자점을 형성하고 순방향 양단자 전압을 걸었을 때, 두번의 공명관통 현상을 순차적으로 일으키게 하는 것으로, 이 두번의 순차적 공명관통 현상과 세번째 포텐샬 장벽의 높이를 낮게 하므로써, 공명관통 전류를 극대화할 수 있다.