公开(公告)号：US20090229863A1

公开(公告)日：2009-09-17

申请号：US12374123

申请日：2007-05-14

Applicant: Martin Fink ,  Georg Fischer

Inventor： Martin Fink ,  Georg Fischer

IPC: H05K1/09

CPC classification number: H05K1/118 ,  B60R16/0215 ,  H05K3/365 ,  H05K2201/09363 ,  H05K2201/09381 ,  H05K2201/099 ,  Y10T29/49126 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: A conductor carrier includes a base insulating film, a contact insulating film, at least one first printed conductor and one second printed conductor. The contact insulating film includes at least one first recess and one second recess. The printed conductors are embedded between the two insulating films and each forms a first overlapping region with the first or second recess of the contact insulating film. The conductor carrier also includes an insulating region which separates the first printed conductor from the second printed conductor in an insulating manner due to the contact insulating film being less raised than outside the insulating region, and extends between the first and second recesses of the contact insulating film in a meandering manner. A configuration having the conductor carrier is also provided.

Abstract translation: 导体载体包括基底绝缘膜，接触绝缘膜，至少一个第一印刷导体和一个第二印刷导体。 接触绝缘膜包括至少一个第一凹部和一个第二凹部。 印刷的导体嵌入在两个绝缘膜之间，并且每个与接触绝缘膜的第一或第二凹部形成第一重叠区域。 导体载体还包括绝缘区域，其由于接触绝缘膜比绝缘区域外部稍微升高而以绝缘方式将第一印刷导体与第二印刷导体分离，并且在接触绝缘的第一和第二凹部之间延伸 电影以蜿蜒的方式。 还提供了具有导体载体的构造。

公开(公告)号：US20080310133A1

公开(公告)日：2008-12-18

申请号：US12081503

申请日：2008-04-16

Applicant: Masaoki Yoshida ,  Takuya Nakayama ,  Koji Ueyama

Inventor： Masaoki Yoshida ,  Takuya Nakayama ,  Koji Ueyama

IPC: H05K7/00

CPC classification number: H05K1/116 ,  H05K1/0256 ,  H05K3/3447 ,  H05K2201/09363 ,  H05K2201/09463 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2201/10651 ,  H05K2203/1446

Abstract: The present invention is to provide a printed wiring board which can certainly prevent damage of conductive pattern caused by the terminal. The printed wiring board has a board, a conductive pattern, a through-hole and a non-conductive area. A lead wire of resistance mounted on the printed wiring board is inserted into the through-hole 4. The lead wire projects from a surface of the board, and is bent close to the surface. The non-conductive area is formed into a fan-shaped shape enlarging toward a tip of the lead wire from a center of the through-hole. Since the bent lead wire is arranged on the non-conductive area, the non-conductive area can prevent damage of the conductive pattern which is caused by touching the lead wire to the conductive pattern.

Abstract translation: 本发明提供一种可以防止由端子引起的导电图案的损坏的印刷电路板。 印刷电路板具有基板，导电图案，通孔和非导电区域。 安装在印刷线路板上的电阻引线插入到通孔4中。引线从板的表面突出并且靠近表面弯曲。 非导电区域形成为从通孔的中心向引线的尖端扩大的扇形形状。 由于弯曲的引线布置在非导电区域上，所以非导电区域可以防止由引线接触导电图案而导致的导电图案的损坏。

公开(公告)号：US20070045808A1

公开(公告)日：2007-03-01

申请号：US11591744

申请日：2006-11-02

Applicant: Warren Farnworth ,  Alan Wood

Inventor： Warren Farnworth ,  Alan Wood

IPC: H01L21/44 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L23/3128 ,  G01R1/0483 ,  G01R3/00 ,  G01R31/2867 ,  H01L21/4846 ,  H01L23/32 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L24/72 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/10161 ,  H01L2924/12042 ,  H01L2924/3011 ,  H01L2924/30111 ,  H05K1/0218 ,  H05K1/113 ,  H05K3/027 ,  H05K2201/09363 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: A test carrier for a semiconductor component includes a base for retaining the component, and an interconnect on the base having contacts configured to electrically engage component contacts on the component. The base includes conductors in electrical communication with the contacts on the interconnect, which are defined by grooves in a conductive layer. In addition, the conductors include first portions of the conductive layer configured for electrical transmission, which are separated from one another by second portions of the conductive layer configured for no electrical transmission. The test carrier is configured for mounting to a burn in board in electrical communication with a test circuitry configured to apply test signals through the contacts on the interconnect to the component.

Abstract translation: 用于半导体部件的测试载体包括用于保持部件的基座和在基部上的互连件，其具有被构造成电接合部件上的部件触点的触点。 基座包括与互连上的触点电连通的导体，其由导电层中的沟槽限定。 此外，导体包括被配置用于电传输的导电层的第一部分，它们被配置为不进行电传输的导电层的第二部分彼此分离。 测试载体被配置为安装到板上的燃烧，与测试电路电连通，该测试电路经配置以通过互连件上的触点施加测试信号到组件。

公开(公告)号：US07052311B2

公开(公告)日：2006-05-30

申请号：US11069946

申请日：2005-03-03

Applicant: Takahiro Kondou ,  Mitsuru Kobayashi

Inventor： Takahiro Kondou ,  Mitsuru Kobayashi

IPC: H01R12/24

CPC classification number: H01R9/034 ,  H01R9/032 ,  H01R13/6471 ,  H01R13/6585 ,  H01R13/6592 ,  H01R24/562 ,  H01R2107/00 ,  H05K1/0219 ,  H05K1/0245 ,  H05K2201/09363

Abstract: A disclosed balanced transmission cable connector includes a relay board having a wiring pattern extending from the upper face to the lower face through a via hole. Wire connection pads to output signals are disposed on the upper face of the relay board, and wire connection pads to input signals are disposed on the lower face of the relay board. Two wires of a pair wire are soldered to the wire connection pads disposed on the same face of the relay board. A ground layer inside the relay board shields between the soldered parts of the pair wire to transmit output signals and the soldered parts of the pair wire to transmit input signals.

Abstract translation: 所公开的平衡传输电缆连接器包括具有通过通孔从上表面延伸到下表面的布线图案的中继板。 在继电器板的上表面上设置用于输出信号的导线连接焊盘，并且在继电器板的下表面上设置用于输入信号的导线连接焊盘。 一对线的两条线焊接到设置在继电器板的同一面上的电线连接焊盘。 继电器板内的接地层屏蔽了对线的焊接部分之间传输输出信号和对线的焊接部分以传输输入信号。

公开(公告)号：US20050287789A1

公开(公告)日：2005-12-29

申请号：US11166431

申请日：2005-06-24

Applicant: Bahadir Tunaboylu

Inventor： Bahadir Tunaboylu

IPC: G01R1/073 ,  H01L21/4763 ,  H05K1/00 ,  H05K1/09 ,  H05K3/02

CPC classification number: H05K3/027 ,  G01R1/07378 ,  G01R31/2889 ,  H05K1/0298 ,  H05K1/092 ,  H05K2201/09363

Abstract: A method of processing a substrate is provided. The method includes providing a substrate having a first surface, a second surface, and conductive paths extending from the first surface to the second surface. The method also includes (1) covering a portion of the first surface with a conductive material, and (2) removing a portion of the conductive material to define conductive traces on the first surface.

Abstract translation: 提供了一种处理衬底的方法。 该方法包括提供具有第一表面，第二表面和从第一表面延伸到第二表面的导电路径的基底。 该方法还包括（1）用导电材料覆盖第一表面的一部分，以及（2）去除导电材料的一部分以在第一表面上限定导电迹线。

公开(公告)号：US06458514B1

公开(公告)日：2002-10-01

申请号：US09588593

申请日：2000-06-07

Applicant: Chong-Ren Maa ,  Hong-Ming Lin ,  Toshikazu Oda ,  Makoto Nakamura ,  Sunao Meguro

Inventor： Chong-Ren Maa ,  Hong-Ming Lin ,  Toshikazu Oda ,  Makoto Nakamura ,  Sunao Meguro

IPC: G03F700

CPC classification number: H05K3/0052 ,  H05K3/0035 ,  H05K3/064 ,  H05K2201/0394 ,  H05K2201/09363 ,  Y10S430/146

Abstract: One or more through holes are formed by a process in a printed circuit board substrate formed of a resinous dielectric sheet and a conductive layer covering one surface of the dielectric sheet. The process involves the forming by laser one or more cavities on other surface of the dielectric sheet such that the cavities penetrate only the dielectric sheet, without penetrating the conductive layer. Both surfaces of the dielectric sheet are coated with a liquid photoresist layer such that the cavities are filled with the photoresist. A plurality of small areas are formed by photolithography on the surface which is covered with the conductive layer. The small areas are corresponding in location and shape to the cavities which may be of any shape. The small areas are stripped of the conductive, layer by etching before the cavities are stripped of the photoresist. The through holes are thus formed in the small areas defined by the cavities.

Abstract translation: 通过由树脂电介质片形成的印刷电路板基板和覆盖电介质片的一个表面的导电层的工艺形成一个或多个通孔。 该方法涉及通过激光在电介质片的另一表面上形成一个或多个空腔，使得腔不穿透导电层而仅穿透电介质片。 电介质片的两个表面涂覆有液态光致抗蚀剂层，使得空​​腔被光致抗蚀剂填充。 在被导电层覆盖的表面上通过光刻法形成多个小区域。 这些小区域对应于可以是任何形状的空腔的位置和形状。 在空穴被光致抗蚀剂剥离之前，通过蚀刻将小区域剥离为导电层。 因此，通孔形成在由空腔限定的小区域中。

公开(公告)号：WO2015111609A1

公开(公告)日：2015-07-30

申请号：PCT/JP2015/051495

申请日：2015-01-21

Applicant: 株式会社デンソー

Inventor： 青木　一浩 ,  松沢　晋一郎

IPC: H01P5/02 ,  H01P5/107

CPC classification number: H01Q5/55 ,  H01P3/121 ,  H01P3/16 ,  H01P5/087 ,  H01P5/107 ,  H01Q1/48 ,  H01Q9/0407 ,  H01Q9/045 ,  H01Q21/0093 ,  H05K1/0218 ,  H05K1/0239 ,  H05K1/115 ,  H05K2201/09363 ,  H05K2201/09618

Abstract: 　一括積層基板はＮ（Ｎは４以上の整数）層のパターン層（Ｌ１～ＬＮ）と、前記パターン層の積層方向に貫通する疑似導波管（４）と、前記パターン層に形成され、電気信号と前記疑似導波管を介して送受信される電波との間の相互変換を行う変換部（５）と、前記パターン層に形成され、導波路形成部位（ＮＰ）の周囲を覆うグランドパターン（ＧＰ）とを備える。前記一括積層基板は、前記パターン層の前記導波路形成部位に形成されたアンテナ（ＰＴ）と、前記導波路形成部位の周囲に設けられ、前記パターン層の第１層および第２層に形成されたグランドパターンを相互に導通させる複数のビアと、前記パターン層の第Ｎ－１層および第Ｎ層に形成されたグランドパターンを相互に導通させる複数のビアとからなる第１ビア群（７）と、前記導波路形成部位の周囲かつ前記第１ビア群より外周側に設けられ、前記パターン層の第２層から前記第Ｎ－１層に形成されたグランドパターンを相互に導通させる複数のビアからなる第２ビア群（８）と、を備えることを特徴とする。

Abstract translation: 集合层叠基板具有N（N为4以上的整数）图案层（L1-LN），在层叠方向贯穿图案层的虚拟波导（4），转换部（5） 形成在图案层中并且经由虚拟波导发送/接收的电信号和无线电波之间的相互转换，以及形成在图案层中并覆盖波导形成部分的周边的接地图案（GP） NP）。 集体层压基板的特征在于设置有形成在图案层的波导形成部分中的天线（PT），形成在波导形成部分周围并由多个通孔构成的第一通孔组（7） 允许在图案层中形成在第一层和第二层之间的接地图案之间的连续性，以及允许在图案层中形成在第N-1层和第N层之间的接地图案之间的连续性的多个通孔，以及 第二通孔组（8），其设置在波导形成部分周围并且比第一通孔组更靠近外周侧，并且由多个通孔构成，其允许形成在第二层和第二通孔之间的接地图案之间的连续性。 图案层之间的第1层。

公开(公告)号：WO2014013899A1

公开(公告)日：2014-01-23

申请号：PCT/JP2013/068613

申请日：2013-07-08

Applicant: 東洋紡株式会社

Inventor： 浜崎　亮 ,  大前　慎太郎

IPC: H01B1/22 ,  G06F3/041 ,  H01B5/02 ,  H01B5/14 ,  H05K1/09 ,  H05K3/08

CPC classification number: G06F3/041 ,  G06F2203/04103 ,  H01B1/22 ,  H05K1/095 ,  H05K3/027 ,  H05K2201/09363 ,  H05K2203/107

Abstract: 【課題】　従来のスクリーン印刷法では対応困難とされているＬ／Ｓが５０／５０μｍ以下の高密度電極回路配線を、低コストかつ低い環境負荷で製造することができるレーザーエッチング加工に適したレーザーエッチング加工用導電性ペーストを提供する。 【解決手段】　熱可塑性樹脂からなるバインダ樹脂（Ａ）、金属粉（Ｂ）および有機溶剤（Ｃ）を含有するレーザーエッチング加工用導電性ペースト、左記導電性ペーストを用いて形成された導電性薄膜、導電性積層体、電気回路およびタッチパネル。

Abstract translation: [问题]提供一种适合激光蚀刻的激光蚀刻用导电膏，其能够以低成本生产L / S为50 / 50mum以下的高密度电极电路布线，具有少量负担 在环境中，所述高密度电极电路布线被认为难以通过常规的丝网印刷方法制造。 [解决方案]一种激光蚀刻用导电性​​糊剂，其含有（A）由热塑性树脂形成的粘合剂树脂，（B）金属粉末和（C）有机溶剂; 使用导电糊形成的导电薄膜; 导电层压板; 电路; 和触摸屏。

公开(公告)号：WO2013186978A1

公开(公告)日：2013-12-19

申请号：PCT/JP2013/002871

申请日：2013-04-26

Applicant: シャープ株式会社

Inventor： 幡　俊雄 ,  藤田　祐介 ,  赤松　健一

IPC: H01L33/00 ,  H01L33/48 ,  H05K1/02

CPC classification number: H01L33/486 ,  H01L25/167 ,  H01L27/15 ,  H01L33/36 ,  H01L33/505 ,  H01L33/54 ,  H01L33/56 ,  H01L33/62 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2924/181 ,  H05K1/167 ,  H05K2201/09363 ,  H05K2201/10106 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 【課題】発光素子からの光出射効率の低下なく保護素子を形成することができて、廉価で生産性を重視した信頼性の優れた表面実装型の発光装置を提供する。 【解決手段】保護素子としての例えば印刷抵抗１６が、絶縁性フィルム２の表面側、裏面側および内部の少なくともいずれかに形成されているため、発光素子１１の搭載面よりも背面側に保護素子としての例えば印刷抵抗１６が形成されることから、発光素子１１からの出射光が保護素子としての例えば印刷抵抗１６によって光遮蔽や光吸収などで妨げられない。

Abstract translation: 为了提供能够形成保护元件而不降低发光元件的发光效率的表面贴装型发光元件，重视廉价的生产，是可靠的。 绝缘膜（2）的表面侧，背面侧或内部的至少一个上形成有印刷电阻（16）等保护元件。 因此，相对于发光元件（11）的安装面，在背面侧形成印刷电阻体（16）等保护元件，因此，印刷电阻体（16）等保护元件， 不阻挡或吸收从发光元件（11）发射的光。

公开(公告)号：WO2013026527A1

公开(公告)日：2013-02-28

申请号：PCT/EP2012/003315

申请日：2012-08-03

Applicant: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG ,  BENEDIKT, Michael ,  HINRICH, Andreas ,  STENGER, Thomas ,  DITZEL, Eckhard

Inventor： BENEDIKT, Michael ,  HINRICH, Andreas ,  STENGER, Thomas ,  DITZEL, Eckhard

IPC: H05K3/20 ,  H05K1/02 ,  H05K3/40

CPC classification number: H05K3/202 ,  H01L2924/0002 ,  H05K1/0209 ,  H05K1/029 ,  H05K3/4084 ,  H05K2201/09363 ,  H05K2201/10106 ,  H05K2201/10969 ,  H05K2203/0169 ,  H05K2203/0221 ,  H05K2203/175 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein laminiertes Substrat zur Montage und Kontaktierung von zwei oder mehr elektronischen Elementen (75) umfassend eine strukturierte erste elektrisch leitende Schicht (70), die mit einer strukturierten isolierenden Schicht (71, 87) laminiert ist, dadurch gekennzeichnet, dass das laminierte Substrat (1, 11, 21, 31, 81, 111, 131) zumindest zwei Einheiten (2, 62, 82, 112, 132) umfasst, wobei jede Einheit (2, 62, 82, 112, 132) zumindest eine Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) zur Bereitstellung elektrischer Energie und eine Aufnahmefläche (3, 63, 83, 113, 133) zur Montage von elektronischen Elementen (75) umfasst, wobei neben jeder Aufnahmefläche (3, 63, 83, 113, 133) zumindest eine benachbarte Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) angeordnet ist, die gemeinsam eine Einheit (2, 62, 82, 112, 132) bilden, und jede Aufnahmefläche (3, 63, 83, 113, 133) von der zumindest einen benachbarten Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) voneinander elektrisch isoliert ist und wobei die Aufnahmeflächen (3, 63, 83, 113, 133) und/oder die Elektroden (4, 5, 64, 65, 84, 114, 115, 134, 135) zumindest zweier benachbarter Einheiten (2, 62, 82, 112, 132) über eine Verbindung (19, 89, 124, 125, 144, 145) oder zwei Verbindungen (9, 69, 119, 139) derart miteinander elektrisch verbunden sind, dass die elektronischen Elemente (75) durch die Verbindung (19, 89, 124, 125, 144, 145) oder Verbindungen (9, 69, 119, 139) elektronisch parallel und/oder in Reihe schaltbar sind, wenn sie auf den Aufnahmeflächen (3, 63, 83, 113, 133) montiert und mit einer Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) oder mit zwei Elektroden (4, 5, 64, 65, 84, 114, 115, 134, 135) derselben Einheit (2, 62, 82, 112, 132) kontaktiert sind. Die Erfindung betrifft auch eine elektronische Schaltung umfassend ein solches Substrat mit elektronischen Elementen, ein Laminat zur Herstellung eines solchen Substrats und ein Verfahren zur Herstellung eines solchen Substrats, aus einem solchen Laminat, bei dem das vorstrukturierte Laminat im Bereich der Verbindungen ausgeformt wird, wobei die Elektrode und die Aufnahmefläche oder die Elektroden und die Aufnahmefläche oder die Elektroden der gleichen vorstrukturierten Einheit dabei derart getrennt werden und Elektroden benachbarter vorstrukturierter Einheiten oder Aufnahmeflächen und/oder Elektroden benachbarter vorstrukturierter Einheiten derart elektrisch verbunden bleiben, dass ein Substrat mit Einheiten aufgebaut wird, auf dem elektronische Elemente parallel und/oder in Reihe geschaltet werden, wenn die elektronischen Elemente auf den Aufnahmeflächen mit einer Elektrode oder mit zwei Elektroden derselben Einheit kontaktiert werden.

Abstract translation: 本发明涉及的层叠基板，用于安装并接触两个或更多个电子元件（75），其包括具有图案化的绝缘层（71，87）被层压图案化的第一导电层（70），其特征在于，层叠 包括衬底（1，11，21，31，81，111，131）的至少两个单元（2，62，82，112，132），每个单元（2，62，82，112，132）的至少一个电极（ 4，5，64，65，84，114，115，134，135），用于安装电子元件（75），其特征在于，相邻的支撑表面提供电能，和接收表面（3，63，83，113，133） （3，63，83，113，133）的至少一个相邻的电极（4，5，64，65，84，114，115，134，135）被布置成，它们一起形成一个单元（2，62，82，112， 132）的形式，并且所述至少一个相邻的电极的每个接收表面（3，63，83，113，133）（4，5，64，65，84，114，115，134，135）vonein 另一种是电绝缘的，并且其中，所述接收表面（3，63，83，113，133）和/或所述电极（4，5，64，65，84，114，115，134，135）在至少两个相邻单元（2， 62，82，112，132）经由连接（19，89，124，125，144，145）或两个连杆（9，69，119，139）电连接在一起，使得电子元件（75）由 连接（19，89，124，125，144，145）或化合物（9，69，119，139）电并联和/或串联地连接，如果它们（接收表面3，63，83，113上， 133）安装有相同的电极（4，5，64，65，84，114，115，134，135）或两个电极（4，5，64，65，84，114，115，134，135） 单元（2，62，82，112，132）接触。 本发明还涉及一种包含有电子元件例如基片，用于制造这样的基板和用于制造这样制成，其中在化合物，其中的区域中形成结构化预层压这样的层叠体的基板的制造方法的层叠体的电子电路 电极和所述接收表面或电极和接收表面，或相同的预结构化单元的电极以这样的方式由此分离并使得所建立的具有单元中的基底相邻的结构化前单元或接收区域和/或邻近结构化前单元的电极的电极保持电连接 电子元件和/或并联串联连接，当电子元件可与电极或与同一单元的两个电极的接收表面上接触。