公开(公告)号：KR1020020033349A

公开(公告)日：2002-05-06

申请号：KR1020000064166

申请日：2000-10-31

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  전재홍 ,  이민철

IPC: G02F1/136

Abstract: PURPOSE: A method of fabricating a polysilicon thin film transistor using excimer laser annealing is provided to increase the grain size of a channel of a polysilicon thin film transistor and orderly arrange grain boundaries in order to reduce grain boundary density in the channel. CONSTITUTION: An amorphous silicon thin film is formed on a wafer on which an oxide layer is formed or a glass substrate. A photoresist pattern is formed on a portion of the amorphous silicon thin film, corresponding to a channel region, and impurity ions are implanted into the amorphous silicon thin film. An aluminum thin film pattern is selectively formed on the portion of the amorphous silicon thin film other than the channel region. Excimer laser is irradiated on the amorphous silicon thin film to change the film into a polysilicon thin film. The aluminum pattern is removed and excimer laser is irradiated on the polysilicon thin film to activate the implanted impurity ions. A gate insulating layer is formed on the polysilicon active layer. A gate is formed on the gate insulating layer.

Abstract translation: 目的：提供使用准分子激光退火制造多晶硅薄膜晶体管的方法，以增加多晶硅薄膜晶体管的沟道的晶粒尺寸并且有序地布置晶界以便减小沟道中的晶界密度。 构成：在其上形成有氧化物层的晶片或玻璃基板上形成非晶硅薄膜。 在非晶硅薄膜的与沟道区对应的部分上形成光致抗蚀剂图案，并将杂质离子注入到非晶硅薄膜中。 在除了沟道区域之外的非晶硅薄膜的部分上选择性地形成铝薄膜图案。 将准分子激光照射在非晶硅薄膜上，将薄膜变成多晶硅薄膜。 去除铝图案并且将准分子激光照射在多晶硅薄膜上以激活注入的杂质离子。 在多晶硅有源层上形成栅极绝缘层。 栅极形成在栅极绝缘层上。

公开(公告)号：KR1020050054788A

公开(公告)日：2005-06-10

申请号：KR1020030088423

申请日：2003-12-06

Applicant: 삼성전자주식회사

Inventor： 권장연 ,  한민구 ,  조세영 ,  박경배 ,  김도영 ,  이민철 ,  한상면 ,  타카시노구치 ,  박영수 ,  정지심

IPC: H01L29/786

CPC classification number: H01L21/02532 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02354 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/02686 ,  H01L21/2026 ,  H01L21/31608 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78675

Abstract: A method of fabricating a poly-Si thin film and a method of fabricating a poly-Si TFT using the same are provided. The poly-Si thin film is formed at a low temperature using inductively coupled plasma chemical vapor deposition (ICP-CVD). After the ICP-CVD, excimer laser annealing (ELA) is performed while increasing energy by predetermined steps. A poly-Si active layer and a SiO2 gate insulating layer are deposited at a temperature of about 150° C. using ICP-CVD. The poly-Si has a large grain size of about 3000 Å or more. An interface trap density of the SiO2 can be as high as 1011/cm2. A transistor having good electrical characteristics can be fabricated at a low temperature and thus can be formed on a heat tolerant plastic substrate.

公开(公告)号：KR100154702B1

公开(公告)日：1998-10-15

申请号：KR1019950015210

申请日：1995-06-09

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  최연익 ,  김한수 ,  김성동

IPC: H01L29/86

CPC classification number: H01L29/66136 ,  H01L21/266 ,  H01L29/8611

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야 : 피 엔 접합 다이오드의 항복전압을 향상시키는 제조방법에 대한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 피엔 접합형 다이오드에서 발생되는 최대 전계를 완화하여 소자의 항복전압을 향상시키는 방법을 제공하기 위함이다.
3. 발명의 해결방법의 요지 : 개시된 다이오드의 제조방법은 실리콘 웨이퍼 위에 경사식각된 산화막을 형성한 후 저 농도의 불순물을 고 에너지로 이온주입하여 수평 방향으로 확장된 저 농도 영역을 형성하는 것을 요지로 한다.
4. 발명의 중요한 용도 : 높은 항복전압을 가지는 다이오드을 필요로 하는 분야에 적합하게 이용된다.

公开(公告)号：KR1019980040056A

公开(公告)日：1998-08-17

申请号：KR1019960059180

申请日：1996-11-28

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  배병성

IPC: G02F1/136

Abstract: 이중 게이트 구조를 갖는 박막 트랜지스터를 구비하는 박막 트랜지스터 - 액정 표시장치 및 그 제조방법에 대해 기재되어 있다. 이 액정표시 장치는, 스위칭을 위한 박막 트랜지스터와 전압유지를 위한 스토리지 캐패시터를 구비하는 액정 표시장치에 있어서, 박막 트랜지스터는 활성층을 중심으로 상, 하에 각각 형성된 이중 게이트전극을 구비하며, 스토리지 캐패시터는 활성층을 중심으로 상, 하에 각각 형성된 공통전극을 구비하는 것을 특징으로 한다. 이 액정 표시장치에 따르면, 온(ON) 전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있으며, 종래에 비해 저장용량의 크기를 2배로 증가시킬 수 있으며, 개구율을 크게 증가시킬 수 있다.

公开(公告)号：KR100192593B1

公开(公告)日：1999-07-01

申请号：KR1019960004044

申请日：1996-02-21

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  민병혁

IPC: H01L29/786

CPC classification number: H01L27/1237 ,  H01L27/1214 ,  H01L27/127

Abstract: Methods of forming thin-film transistors include the steps of forming an amorphous silicon (a-Si) layer of predetermined conductivity type on a face of an electrically insulating substrate and then forming a first insulating layer on the amorphous silicon layer. The first insulating layer and amorphous silicon layer are then patterned to define spaced amorphous source and drain regions having exposed sidewalls. An amorphous silicon channel region is then deposited in the space between the source and drain regions and in contact with the sidewalls thereof. An annealing step is then performed to convert the amorphous source, drain and channel regions to polycrystalline silicon, prior to the step of forming an insulated gate electrode on the channel region.

公开(公告)号：KR100192592B1

公开(公告)日：1999-07-01

申请号：KR1019960003922

申请日：1996-02-16

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  박철민 ,  민병혁

IPC: H01L29/786

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야: 박막 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제: 개선된 특성을 가지는 박막 트랜지스터 및 그 제조방법을 제공한다.
3. 발명의 해결방법의 요지: 개시된 박막 트랜지스터는, 턴오프시에만 오프셋 영역을 동작적으로 가지는 채널영역과: 상기 채널영역상에 형성된 게이트 절연막과: 상기 채널영역과 자기정합되며 상기 채널영역의 제1 인접부에 형성된 소오스 영역과: 상기 채널영역과 자기정합되며 상기 채널영역의 제2 인접부에 형성된 드레인 영역과: 게이트 전압을 수신하는 메인 게이트, 상기 소오스 영역과 저항성 접촉을 이루는 서브 게이트, 및 상기 메인 게이트와 상기 서브 게이트간에 정류성 접합을 만들기 위한 접합 게이트를 포함하여 상기 게이트 절연막상에 형성된 게이트영역을 가진다.
4. 발명의 중요한 용도: 박막 트랜지스터 및 그 제조방법.

公开(公告)号：KR100149223B1

公开(公告)日：1998-10-01

申请号：KR1019940023619

申请日：1994-09-16

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  최연익 ,  윤종만 ,  김두영

IPC: H01L27/04

Abstract: 본 발명은 과전류 보호기능을 가지는 전력공급용 반도체장치에 관한 것으로, 부하소자의 전류통로상에 채널이 접속된 전력용 MOSFER(100)와, 상기 전력용 MOSFET(100)와 동일 제어단자를 통하여 게이트 제어신호를 인가받으며 드레인이 상기 전력용 MOSFET(100)의 드레인과 공통접속된 감지용 MOSFET(200)와, 베이스가 상기 감지용 MOSFET(200)의 소오스에 연결되고 콜렉터 및 에미터가 각각 상기 게이트 제어신호가 인가되는 제어단자 및 접지전압단에 연결된 바이폴라 트랜지스터(300)와, 상기 바이폴라 트랜지스터의 베이스와 접지단 사이에 연결된 저항 Rs를 구비하며, 상기 부하소자에 흐르는 전류의 크기가 상기 감지용 MOSFET(200)의 채널을 통하여 바이폴라 트랜지스터의 베이스에 공급되는 전류의 크기에 의해 제한되도록 한 전력공급용 반도체장치 및 그 구조에 관� � 것이다.

公开(公告)号：KR100136066B1

公开(公告)日：1998-04-24

申请号：KR1019940009959

申请日：1994-05-06

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  민병혁

IPC: H01L29/786 ,  H01L27/12

CPC classification number: H01L21/8248 ,  Y10S148/15

Abstract: 본 발명은 오프셋구조로 이루어지는 박막트랜지스터의 제조방법에 관한 것으로 투명기판상에 활성영역으로 되는 제1다결정실리콘을 형성하는 제1과정과, 상기 제1다결정실리콘위에 완충막을 형성하는 제2과정과 상기 제1다결정실리콘과 완충막을 패터닝하여 소오스영역과 드레인영역으로 되는 활성층을 형성하되, 채널영역으로 동작하는 활성층까지 식각시키는 제3과정과, 상기 제3과정후 노출된 전면에 일부분이 채널영역으로 되는 제2다결정실리콘을 적층하는 제4과정과 상기 제2다결정실리콘 위에 게이트절연막을 적층시키는 제5과정과, 상기 게이트절연막 위에 게이트전극으로 사용되는 도전층을 적층하는 제6과정을 구비하는 오프셋구조로 이루어지는 박막트랜지스터의 제조방법을 개시하고 있다. 이와 같은 본 발명에 의한 오프셋구조로 이루어지는 박막트랜지스터는, 오프셋영역을 형성하기 위해서 별도의 포토마스크와 사진식각공정을 사용하지 장점이 있다. 그리고 채널영역으로 되는 활성층영역을 1000Å 이하로 얇게 하여 온전류는 증가시키고 오프전류는 감소시키면서 오버에칭을 용이하게 하는 이점이 있다. 한편 이와 같은 제조방법에 의해 제조공정의 간략화를 도모하여 제조원가를 감소시키는 효과가 있다.

公开(公告)号：KR1019970063786A

公开(公告)日：1997-09-12

申请号：KR1019960003922

申请日：1996-02-16

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  박철민 ,  민병혁

IPC: H01L29/786

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
박막 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
개선된 특성을 가지는 박막 트랜지스터 및 그 제조방법을 제공한다.
3. 발명의 해결방법의 요지
개시된 박막 트랜지스터는, 턴오프시에만 오프셋 영역을 동작적으로 가지는 채널영역과; 상기 채널영역상에 형성된 게이트 절연막과; 상기 채널영역과 자기정합되며 상기 채널영역의 제1인접부에 형성된 소오스 영역과; 상기 채널영역과 자기정합되며 상기 채널영역의 제2인접부에 형성된 드레인 영역과; 게이트 전압을 수신하는 메인 게이트, 상기 소오스 영역과 저항성 접촉을 이루는 서브 게이트, 및 상기 메인 게이트와 상기 서브 게이트 간에 정류성 접합을 만들기 위한 접합 게이트를 포함하여 상기 게이트 절연막상에 형성된 게이트영역을 가진다.
4. 발명의 중요한 용도
박막 트랜지스터 및 그 제조방법.

公开(公告)号：KR1019970063680A

公开(公告)日：1997-09-12

申请号：KR1019960004044

申请日：1996-02-21

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  민병혁

IPC: H01L29/786

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
폴리 실리콘을 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
추가의 소오스와 드레인 형성 마스크를 사용함이 없는 간단한 제조공정을 가지는 폴리 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
기판 상부에 제1도전형 비정질 실리콘층, 제1절연층, 제2도전형 비정질 실리콘층, 및 제2절연층을 차례로 형성하고, 상기 제2절연층 및 상기 제2도전형 비정질 실리콘층을 패턴하여 제1반도체 소자가 되어질 소오스, 드레인 영역 및 제1버퍼절연층을 형성하는 제1공정과, 상기 제1반도체 소자의 영역 이외의 영역에 상기 제1절연층 및 상기 제1도전형 비정질 실리콘층을 패턴하여 제2반도체 소자가 되어질 소오스, 드레인 영역 및 제2버퍼절연층을 형성하는 제2공정과, 상기 제2공정의 결과물 상에 채널층을 형성하는 제3공정과, 상기 채널층의 상부에 공통 게이트 절연막과 공통 게이트 전극을 형성하는 제4공정을 적어도 포함하는 것을 특징으로 한다.
4. 발명의 중요한 용도
폴리 실리콘 박막 트랜지스터의 제조방법에 적합하다.