电子组件及其制造方法
    111.
    发明公开

    公开(公告)号:CN102159025A

    公开(公告)日:2011-08-17

    申请号:CN201010592047.3

    申请日:2010-12-14

    Inventor: 蔡友华

    Abstract: 本发明电子组件包括一电路板,其至少一表面在靠近一端缘处设有一焊垫,且在所述焊垫与所述端缘之间设有一凹陷;以及一电子元件,包括一绝缘本体以及多个固定于所述绝缘本体的端子,每一所述端子对应所述凹陷与所述焊垫分别设有一突出部与一焊接部,所述突出部与焊接部的高度使所述电子元件沿所述端缘插入过程中,所述突出部先被所述电路板撑开,从而带动所述焊接部往外偏折,使其位于所述焊垫上对应设置的锡膏的外侧,且使当插入至预定位置所述突出部进入所述凹陷内时,所述端子焊接部回复至与所述锡膏接触。本发明电子组件端子不会顶推到所述锡膏,故既能保证锡量够多而焊接良好,又能保证相邻锡膏不会接触而避免短路现象的发生。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101112135B

    公开(公告)日:2010-12-29

    申请号:CN200580047301.9

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101112135A

    公开(公告)日:2008-01-23

    申请号:CN200580047301.9

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

Patent Agency Ranking