-
公开(公告)号：KR100260815B1
公开(公告)日：2000-07-01
申请号：KR1019980012314
申请日：1998-04-07
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: PURPOSE: A small signal linearity apparatus is provided so that small signal linearity can be improved by generating a non-linear signal having an opposite phase to a non-linear element of a small amplified signal to remove the non-linear element of the small signal. CONSTITUTION: The first and second serial signal intercepting units(610,620) are connected to an input terminal. An amplifying unit(630) has its input terminal connected to the first serial signal intercepting unit(610). The first input signal leakage preventing unit(640) has one side terminal applied with a serial bias, and has the other side terminal connected to the input terminal of the amplifying unit(630). A non-linear signal offset unit(650) is connected in parallel to the amplifying unit(630), and has its input terminal connected to the second serial signal intercepting unit(620). The second input signal leakage preventing unit(660) has one side terminal applied with the serial bias, and has the other side terminal connected to the input terminal of the non-linear signal offset unit(650). A load(670) is connected between a power supply source and an output terminal. Here, the serial bias lower than a threshold voltage is applied to control an operation point lower than the threshold voltage, thereby generating the non-linear signal having an opposite phase to the non-linear element of the small amplified signal. Accordingly, linearity of the small signal can be improved.
Abstract translation: 目的：提供一种小信号线性设备，以便通过产生与小放大信号的非线性元件具有相反相位的非线性信号来改善小信号线性度，以去除小信号的非线性元件 。 构成：第一和第二串行信号截取单元（610,620）连接到输入端。 放大单元（630）的输入端连接到第一串行信号截取单元（610）。 第一输入信号泄漏防止单元（640）具有施加串行偏置的一侧端子，并且另一侧端子连接到放大单元（630）的输入端子。 非线性信号偏移单元（650）与放大单元（630）并联连接，并且其输入端连接到第二串行信号截取单元（620）。 第二输入信号泄漏防止单元（660）具有施加串行偏置的一个侧端子，并且另一侧端子连接到非线性信号偏移单元（650）的输入端子。 负载（670）连接在电源和输出端子之间。 这里，施加低于阈值电压的串行偏置来控制低于阈值电压的工作点，从而产生与小放大信号的非线性元件具有相反相位的非线性信号。 因此，可以提高小信号的线性度。
-
公开(公告)号：KR1020000033521A
公开(公告)日：2000-06-15
申请号：KR1019980050417
申请日：1998-11-24
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: PURPOSE: An integrated elements with minimized parasitic capacitance and interference of magnetic field and a method for manufacturing the same is provided to transfer signals through a wiring safely by minimizing the capacitive coupling. CONSTITUTION: A method for manufacturing the integrated elements includes first thru forth steps. In the first step, a plurality of trenches are formed on the board(10a, 10b). In the second step, impurities are injected on the trench wall. In the third step, an oxidation layer(11) is formed by oxidizing the surface of the board(10a, 10b), and an impurity doping layer is formed around the board. In the forth step, a dielectric layer(19) is formed on the structure and the hole of the trench is filled.
Abstract translation: 目的：提供最小的寄生电容和磁场干扰的集成元件及其制造方法，通过最小化电容耦合来安全地传输信号通过布线。 构成：用于制造集成元件的方法包括第一步骤。 在第一步骤中，在板（10a，10b）上形成多个沟槽。 在第二步中，将杂质注入到沟槽壁上。 在第三步骤中，通过氧化板（10a，10b）的表面形成氧化层（11），并且在板周围形成杂质掺杂层。 在第四步骤中，在结构上形成电介质层（19），填充沟槽的孔。
-
公开(公告)号：KR100238441B1
公开(公告)日：2000-01-15
申请号：KR1019970055644
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소� �� 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.
-
公开(公告)号：KR1019990085977A
公开(公告)日：1999-12-15
申请号：KR1019980018711
申请日：1998-05-23
Applicant: 한국전자통신연구원
IPC: H04B1/62
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형신호를 발생시켜, 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 비선형신호를 출력하는 적어도 하나의 비선형신호 발생수단; 상기 적어도 하나의 비선형신호 발생수단으로부터 전달된 비선형신호를 궤환하기 위한 궤환수단; 및 외부로부터 문턱전압 보다 큰 제 2 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단으로 출력하고, 상기 궤환수단을 통해 궤환된 비선형신호를 위상이 반전된 상태로 증폭하여 상기 출력단으로 출력하여, 상기 출력단에서 비선형신호가 상쇄되도록 하는 증폭수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 단말기 등에 송수신되는 소신호의 선형성을 향상시키는데 이용됨.-
公开(公告)号：KR1019990079632A
公开(公告)日：1999-11-05
申请号：KR1019980012314
申请日：1998-04-07
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비신호신호를 발생시켜 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단을 통해 출력하는 증폭수단; 및 상기 증폭수단과 병렬 연결되고, 외부로부터 문턱전압 보다 낮은 제 2 직류 바이어스를 인가받아 상기 증폭수단으로부터 출력된 증폭신호의 비선형 신호와 반대 위상을 갖는 비선형 신호를 상기 출력단으로 출력하여 두 비선형신호가 서로 상쇄되도록하는 적어도 하나의 비선형신호 상쇄수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 소신호 또는 중간신호의 선형성을 향상시키는 이용됨.-
Patent Agency Ranking
公开(公告)号：KR100218676B1
公开(公告)日：1999-09-01
申请号：KR1019960038318
申请日：1996-09-05
Applicant: 한국전자통신연구원
IPC: H01F38/32
Abstract: 본 발명은 스피럴 인덕터의 구조에 관한 것으로, 2층 이상의 다층 금속 배선으로 형성된 스피럴 인덕터에 있어서, 선택된 2개의 금속 배선중 제 1 금속 배선을 나선 형태로 배치한 후 제 1 금속 배선과 중첩되도록 제 2 금속 배선을 나선 형태로 배치하여 인덕턴스와 자기 공진 주파수를 증가시킬 수 있으며, 제 1 금속 배선의 패턴 사이에 제 2 금속 배선이 위치하도록 나선 형태로 배치함으로써 같은 면적에 2배 이상의 회전수를 형성할 수 있어 기생 캐패시턴스를 감소시킬 수 있다. 또한, 3층 이상의 다층 금속 배선으로 형성된 스피럴 인덕터에 있어서, 선택된 3개의 금속 배선중 제 1 금속 배선을 직선으로 배치하고, 제 1 금속 배선 상부에 제 2 금속 배선과 제 3 금속 배선을 나선 형태로 배치함으로써 같은 면적에 2배 이상의 회전수를 형성할 수 있어 인덕턴스를 증가시킬 수 있다.
-
公开(公告)号：KR100198804B1
公开(公告)日：1999-07-01
申请号：KR1019960031376
申请日：1996-07-30
Applicant: 한국전자통신연구원
IPC: H01L29/96
Abstract: 본 발명은 스피럴 인덕터(spiral inductor) 제조 방법에 관한 것으로 모놀리틱 고주파용 집적회로에 적용되는 스피럴 인덕터의 금속선이 지나갈 부분에 가는 홈(groove)을 등간격으로 형성하고 상기 등간격으로 형성된 홈안에 금속을 도포하므로써 기생 저항을 줄여 양호도(Q) 및 자기 공진 주파수를 크게할 수 있는 스피럴 인덕터 제조 방법이 개시된다.
-
公开(公告)号：KR1019980044524A
公开(公告)日：1998-09-05
申请号：KR1019960062617
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01F17/00
Abstract: 무선주파수 집적회로(Radio Frequency Integrated Circuits) 설계에서 임피던스 정합을 위해 사용되는 인덕터 및 그 제조 방법에 관한 것으로서, 본 발명에 따라 제공되는 집적형 인덕터 소자에 있어서는, 인덕터 배선 주위에 전극을 추가 배치하고, 기판과 전극 사이에 역전압을 인가하므로써, 기판 내부에 공핍층을 형성한다. 따라서 기판 변환이 이루어져 인덕터 금속선과 기판사이의 기생 커패시턴스를 감소시킴으로써 향상된 성능을 가진 인덕터를 제조할 수 있다. 본 발명은 또한 금속배선 및 패드를 가진 다른 반도체 소자에도 적용될 수 있다.
-
公开(公告)号：KR100086192B1
公开(公告)日：1995-06-29
申请号：KR1019920004353
申请日：1992-03-17
Applicant: 한국전자통신연구원
IPC: H01L27/092
-
公开(公告)号：KR1019950003239B1
公开(公告)日：1995-04-06
申请号：KR1019920004353
申请日：1992-03-17
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: The method includes the steps of forming n and p wells (3,4) into a silicon substrate (1) to form a silicon nitride film (6-1) thereon, etching the films and the substrate to form an isolating trench (6), growing first and second oxide films (7,8) into the trench (6), etching the film (8) to implant ions thereinto to form p- and n- diffusion regions (9,10) in the wells (3,4), forming and etching a third oxide film (11) on the regions (9,10) to form a spacer (12) on the side wall of the film (11), etching the regions (9,10) and the substrate to form a gate trench (13) to form p- and n- gate diffusion regions (14,14-1), filling the trench with a gate oxide film (15) and a poly-Si film (16) to etch the film (16), forming a side wall spacer (18) on the side walls of the gate to form n+ and p+ diffusion regions (19,19-1), and forming electrodes, thereby forming a shallow trench to reduce the short channel and punch through effects.
Abstract translation: 该方法包括以下步骤：将n和p阱（3,4）形成到硅衬底（1）中以在其上形成氮化硅膜（6-1），蚀刻膜和衬底以形成隔离沟槽（6） ，将第一和第二氧化物膜（7,8）生长到沟槽（6）中，蚀刻膜（8）以将离子注入其中以在孔（3,4）中形成p-和n-扩散区（9,10） ），在所述区域（9,10）上形成和蚀刻第三氧化物膜（11）以在所述膜（11）的侧壁上形成间隔物（12），将所述区域（9,10）和所述基板蚀刻 形成栅极沟槽（13）以形成p-栅极扩散区（14,14-1），用栅极氧化膜（15）和多晶硅膜（16）填充沟槽以蚀刻膜（ 16），在栅极的侧壁上形成侧壁间隔物（18）以形成n +和p +扩散区（19,19-1），并形成电极，从而形成浅沟槽以减少短沟道和穿通 效果。
-
-
-
-
-
-
-
-
-
Search Results
178
records
(took 0.025 seconds)
