-
公开(公告)号：KR100194600B1
公开(公告)日：1999-06-15
申请号：KR1019950042598
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 다층 금속배선 제조방법에 관한 것으로서, 종래기술의 초고집적(ULSI) 소자 제작에 있어서 완벽한 금속 스텝커버리지에 따른 일렉트로마이그레이션등의 문제점을 해결하기 위해 다수의 금속배선 형성에 있어서, 역상의 비아 홀이 형성된 기둥(Pillar)을 먼저 형성하고, 전도층을 나중에 형성한 후 평탄화를 수행하도록 하는 것을 특징으로 하는 다층 금속배선 제조방법을 제공함으로써 일렉트로마이그레이션등의 문제점을 해결하고 금속간 절연막의 두께 조절이 가능하여 기생 캐패시턴스를 줄일 수 있으며, 비아 저항을 감소시킬 수 있다는 특징이 있다.
-
-
公开(公告)号：KR1019990051081A
公开(公告)日：1999-07-05
申请号：KR1019970070320
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L21/265
Abstract: 본 발명은 이온 주입기에 의한 불순물 주입 과정과 마스크 효과에 의한 불순물 농도의 차별화를 가능케하는 반도체 소자의 제조방법에 관한 것으로서, 불순물 이온 주입시 마스크 층에 의한 이온 주입의 억제 효과를 이용하여 소오스 드레인 영역에는 얇은 접합층을(shallow junction) 형성하게 하고, 폴리 실리콘 게이트에는 불순물 농도가 깊고 높게 형성하도록 하여 종래의 불순물 이온 주입에 의한 폴리 실리콘 게이트에 비하여 향상된 전기적 특성을 가지도록 하였다.
-
公开(公告)号：KR100205051B1
公开(公告)日：1999-06-15
申请号：KR1019950054549
申请日：1995-12-22
Applicant: 한국전자통신연구원
CPC classification number: H01J9/025 , H01J2201/30423
Abstract: 본 발명은 필드에미션 디스플레이 소자의 제조방법에 관한 것으로 전자방출음극과 게이트 전극의 간격을 적절히 조절할 수 있으며 균일한 형상을 갖는 전자방출음극을 형성하는 방법을 포함하는 필드 에미션 디스플레이 소자의 제조방법에 관한 것이다. 상술한 본 발명의 특징은 트렌치의 측벽을 통해 노출된 게이트 전극용 막을 열산화하여 열산화막을 형성하고 전자방출음극을 정의하기 위한 식각공정시 상기 게이트 전극의 측면에 형성되어 있는 열산화막을 제거함으로써 게이트 전극과 게이트 절연막을 공간적으로 분리한다. 이러한 방법에 따르면 게이트 전극의 측면에 형성되는 열산화막을 정밀하게 제어할 수 있어 게이트 전극과 전자방출음극간의 간격을 정확하게 조절할 수 있으며, 전자방출음극의 형상을 균일화할 수 있다.
-
公开(公告)号：KR1019980033934A
公开(公告)日：1998-08-05
申请号：KR1019960051779
申请日：1996-11-04
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: CMOS 메모리 소자에서 게이트(gate) 전극의 저항 값은 게이트 전극의 재질에 따라서 차이를 가지게 되며 통상적으로 사용되는 다결정규소막(polysilicon)을 사용한 게이트 전극은 금속 재질의 게이트 전극에 비하여 상대적으로 높은 저항 값을 가지고 있어 신호처리에 소모되는 전력의 손실이 높으며, 구동 성능도 느린 문제점을 해결하기 위한 본 발명은 게이트 전극의 재질에 의한 반도체 소자의 성능을 개선하고, 서브 마이크론급 이하의 반도체 소자에서 적용이 가능한 반도체 소자의 제조 방법을 구현하기 위하여 메모리 소자의 게이트 전극을 저저항 물질인 금속 배선을 사용하여 다결정규소막과 알루미늄막 등과 같은 금속 박막의 다층 구조로 형성하고, 소자의 제조 공정이 보편화되어 있는 실리콘 CMOS 제조공정을 사용하여 자기 정렬된 이중 게이트 구� ��의 반도체 소자 제조 방법이 개시된다.
-
Patent Agency Ranking
公开(公告)号：KR100246625B1
公开(公告)日：2000-03-15
申请号：KR1019970054910
申请日：1997-10-24
Applicant: 한국전자통신연구원
IPC: H01L27/085
Abstract: CMOS메모리 소자에서 게이트 전극의 저항값은 게이트 전극의 재질에 따라서 차이를 가지게 되며 통상적으로 사용되는 폴리 실리콘막을 사용한 게이트 전극은 금속 재질의 게이트 전극에 비하여 상대적으로 높은 저항값을 가지고 있어 상대적으로 신호 처리에 소모되는 전력의 손실이 높으며, 구동 성능 또한 느리다. 또한 일반적으로 사용되고 있는 실리사이드를 사용한 게이트 전극의 저항값은 알루미늄 등과 같은 작은 저항의 금속 게이트에 비하면 큰 저항값을 가지고 있다. 한편 반도체 소자의 고집적화를 구현하기 위하여서는 필수적으로 소자의 제조 공정에 자기 정렬 방식을 사용하여야 만이 미세 패턴의 구현이 가능하게 된다. 따라서, 본 발명은 이와 같은 게이트 전극의 재질에 의한 반도체 소자의 성능을 개선하고, 커패시터를 가진 서브 마이크론급 이하의 반도체 소자의 제조 방법을 구현하기 위하여, 메모리 소자의 게이트 전극을 저 저항 물질인 금속 배선을 사용하여 폴리 실리콘막과 알루미늄막 등과 같은 금속 박막의 다층 구조로 게이트를 형성하고, 소자의 제조 공정이 보편화되어 있는 실리콘 CMOS제조 공정을 사용하여 폴리 실리콘막의 커패시터를 가진 자기 정렬된 금속 게이트 구조물을 형성하는 것이다.
-
-
-
-
公开(公告)号：KR100296146B1
公开(公告)日：2001-08-07
申请号：KR1019980018711
申请日：1998-05-23
Applicant: 한국전자통신연구원
IPC: H04B1/62
Abstract: PURPOSE: A small signal linearizing apparatus is provided to improve linearity by feedbacking a nonlinear signal generated from a nonlinear signal generator to an amplifying unit through a feedback unit, amplifying the nonlinear signal to have the opposite phase of the nonlinear component of a small signal amplified through the amplifying unit and canceling the nonlinear component of the amplified small signal. CONSTITUTION: The first and second DC signal cut-off unit(610) are connected to an input terminal(IN). An amplifying unit(630) is connected to the first DC signal cut-off unit(610). The first input signal leakage preventing unit includes one terminal to which a DC bias is applied and the other terminal connected to the input terminal of the amplifying unit(630). A nonlinear signal generating unit is connected in parallel to the amplifying unit(630) and has an input terminal connected to the second DC signal cut-off unit. The second input signal leakage preventing unit(660) includes one terminal to which the DC bias(VGG2) is applied and the other terminal connected to the input terminal of the nonlinear signal generating unit. A load(670) is connected between a power(VDD) and an output terminal(OUT). A feedback unit(680) is connected between the input terminal of the amplifying unit(630) and the output terminal of the nonlinear signal generating unit. A load(690) is connected between the power(VDD) and the output terminal of the nonlinear signal generating unit.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.018 seconds)
