-
公开(公告)号：KR1020100058070A
公开(公告)日：2010-06-03
申请号：KR1020080116747
申请日：2008-11-24
Applicant: 한국전자통신연구원
IPC: H01L21/027 , H01L21/336
CPC classification number: G03F7/0002 , H01L21/0272
Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to include a leg part and a head part of a T-shape gate electrode in order to fill openings. CONSTITUTION: A first photosensitive layer is formed on a substrate(100). A first photosensitive pattern is formed by performing an imprint lithography operation on the first photosensitive layer. A second photosensitive pattern, which covers the first photosensitive pattern, is formed. A third photosensitive pattern(132) with a first opening(134) is formed on the second photosensitive pattern. A second opening exposing the substrate is formed. A T-shape gate electrode(146) with a leg part(142) and a head part(144), which fill the second opening, is formed.
Abstract translation: 目的：提供一种半导体器件及其制造方法以包括T形栅电极的腿部和头部以填充开口。 构成：在基板（100）上形成第一感光层。 通过对第一感光层进行压印光刻操作来形成第一感光图案。 形成覆盖第一感光图案的第二感光图案。 具有第一开口（134）的第三感光图案（132）形成在第二感光图案上。 形成露出基板的第二开口。 形成有填充第二开口的具有腿部（142）和头部（144）的T形栅电极（146）。
-
公开(公告)号：KR1020100012657A
公开(公告)日：2010-02-08
申请号：KR1020080074170
申请日：2008-07-29
Applicant: 한국전자통신연구원
IPC: G02F1/136
CPC classification number: H01L29/78603 , G02F1/1368 , G03F7/0002
Abstract: PURPOSE: A thin film transistor and a manufacturing method thereof are provided to use an imprint mold, thereby patterning a gate insulating layer at the same time. CONSTITUTION: A semiconductor channel layer(120) and a gate insulating layer(130) are successively formed on the upper part of a substrate(110). The gate insulating layer is patterned in a wall shape by pressurizing an imprint mold(200) in which a recess pattern of the wall shape is formed on the gate insulating layer. A source electrode/a drain electrode and a gate electrode are formed at the same time by evaporating an electrode solution on both sides and the upper part of the gate insulating layer patterned in the wall shape. The imprint mold is made of elastomeric material with large elasticity.
Abstract translation: 目的：提供薄膜晶体管及其制造方法以使用压印模具，从而同时对栅绝缘层进行图案化。 构成：在衬底（110）的上部依次形成半导体沟道层（120）和栅极绝缘层（130）。 通过对在栅极绝缘层上形成有壁形状的凹部图案的压印模具（200）进行加压，将栅极绝缘层图案化成壁状。 通过蒸发壁形状的图案化的两侧的电极溶液和栅极绝缘层的上部，同时形成源电极/漏电极和栅电极。 压印模具由弹性大的弹性材料制成。
-
公开(公告)号：KR1020100012622A
公开(公告)日：2010-02-08
申请号：KR1020080074124
申请日：2008-07-29
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L51/40
CPC classification number: H01L51/0558 , H01L51/0036 , H01L51/0533 , H01L51/0545 , H01L51/0529
Abstract: PURPOSE: A method for manufacturing an organic thin film transistor is provided to achieve a low turn-on voltage and minimize a leakage current by controlling the surface energy of a gate isolation layer. CONSTITUTION: A gate isolation layer(130) is formed on the top part of a gate electrode(120) in a substrate(110). A surface energy of a gate isolation layer is controlled. A semiconductor channel layer(150) on the top of the gate isolation layer formed by using a semiconductor material. A source electrode(160) and a drain electrode are formed in upper part of the semiconductor channel layer.
Abstract translation: 目的：提供一种用于制造有机薄膜晶体管的方法，以通过控制栅极隔离层的表面能来实现低导通电压并使漏电流最小化。 构成：在衬底（110）中的栅电极（120）的顶部上形成栅极隔离层（130）。 控制栅极隔离层的表面能。 通过使用半导体材料形成的栅极隔离层的顶部上的半导体沟道层（150）。 源电极（160）和漏电极形成在半导体沟道层的上部。
-
公开(公告)号：KR100696189B1
公开(公告)日：2007-03-20
申请号：KR1020050038558
申请日：2005-05-09
Applicant: 한국전자통신연구원
IPC: G02F1/167
Abstract: 천연색 전기영동 디스플레이 및 그 제작방법이 제공된다. 본 발명은 하부막 위에 위치하며 일정 간격을 갖고 배치된 복수개의 하부 전극과, 복수개의 하부 전극 상에 배치된 제1 내지 제3 포토레지스트 챔버와, 제1 내지 제3 포토레지스트 챔버에 각각 수용되며 전기장에 차별적으로 동작하여 빨간색, 초록색, 파란색을 독립적으로 표시하는 제1 내지 제3 전자잉크, 그리고 제1 내지 제3 포토레지스트 챔버를 사이에 두고 복수개의 하부 전극과 마주하며 일정 간격을 갖고 배치된 복수개의 상부 전극을 포함한다.
전기영동 디스플레이, 전자잉크, 포토레지스트 시트, 칼라 표시-
公开(公告)号：KR1020070030475A
公开(公告)日：2007-03-16
申请号：KR1020050085167
申请日：2005-09-13
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L51/052 , H01L51/0055 , H01L51/0545
Abstract: 본 발명은 저온 경화형 고분자 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터에 관한 것이다. 본 발명에 따른 게이트 절연막은 아크릴레이트계 화합물, 안하이드라이드계 화합물 및 에폭시계 화합물로부터 저온에서 형성될 수 있으며, 저온 형성이 가능하기 때문에 선공정막에 미치는 영향이 최소화될 수 있고, 이렇게 형성된 게이트 절연막은 내화학성, 고내열성 및 우수한 표면 특성을 갖는다.
또한, 본 발명에 따른 게이트 절연막을 유기 활성막, 게이트 전극 및 소스-드레인 전극을 구비하는 유기 박막 트랜지스터에서 게이트 전극 상부에 형성시킴으로써 우수한 전기적 특성을 갖게 한다.
게이트 절연막, 저온 경화, 유기 박막 트랜지스터Abstract translation: 低温固化型聚合物栅极绝缘膜及使用其的有机薄膜晶体管本发明涉 根据本发明的栅极绝缘膜是基于丙烯酸酯的化合物，酸酐系化合物，并且可以在从环氧化合物的低温下形成，可以是形成，这样形成的栅极绝缘膜上最小化，因为它可以是冷seongong jeongmak冲击 具有耐化学性，高耐热性和优异的表面性能。
-
Patent Agency Ranking
公开(公告)号：KR1020060042560A
公开(公告)日：2006-05-15
申请号：KR1020040091257
申请日：2004-11-10
Applicant: 한국전자통신연구원
IPC: C08J5/22 , H01L29/786
CPC classification number: H01L51/052 , H01L51/0052
Abstract: 본 발명은 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터를 개시한다. 본 발명에 따른 열경화성 유기고분자 게이트 절연막 조성물은 유기고분자 게이트 절연막 소재로써 폴리비닐 페놀에 열경화성 물질을 포함시켜 내화학성과 절연특성을 향상시킨 것이고, 유기박막 트랜지스터는 상기 조성물로부터 형성된 유기고분자 게이트 절연막을 구비한다.
본 발명에 따른 유기고분자 게이트 절연막 조성물은 유기 고분자에 열경화성을 부여하여 내화학성과 절연특성을 향상시키면서, 소자 특성이 향상된 막을 형성시킬 수 있다.
폴리비닐 페놀, 게이트 절연막, 열경화성, 유기박막 트랜지스터-
公开(公告)号：KR100568926B1
公开(公告)日：2006-04-07
申请号：KR1020050111420
申请日：2005-11-21
Applicant: 한국전자통신연구원
Abstract: 자외선 경화에 의해 성형 가능한 유기 소자용 봉지 조성물을 이용한 유기 소자의 봉지 방법에 관하여 개시한다. 본 발명에 따른 유기 소자의 봉지 방법에 사용되는 봉지 조성물은 오일과, 상기 오일에 용해 가능한 탄성 중합체와, 상기 오일에 용해 가능한 광개시제로 이루어진다. 유기 소자를 봉지하기 위하여, 봉지 조성물을 유기 소자에 인가한 후 봉지 조성물에 UV를 조사하여 경화시킨다.
탄성 중합체, 봉지, 오일, 유기 소자-
公开(公告)号：KR100523053B1
公开(公告)日：2005-10-24
申请号：KR1020020067280
申请日：2002-10-31
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 지능형 전력소자에 관한 것으로, SIMOX 기술을 이용한 SOI 기판상에 SiGe HBT, CMOS 소자, 바이폴라 소자 및 LDMOS 소자를 온칩화하고, SiGe HBT와 CMOS 소자, CMOS 소자와 고내압 바이폴라 소자, 고내압 바이폴라 소자와 nLDMOS 소자 사이는 LOCOS법에 의한 필드산화막 하부의 트렌치에 매립된 TEOS막과 다결정실리콘층에 의해 서로 격리시키므로써 고내압 특성을 갖는 서브미크론급 nLDMOS 소자, 고내압/고전류 특성을 만족시키기 위한 바이폴라 소자, 고속디지털 회로용 CMOS 소자 및 초고속 논리회로 구현을 위한 SiGe HBT를 하나의 SOI 기판에 구현하고, LDMOS 소자에서 드리프트층을 개방형으로 형성하여 드레인전계를 효과적으로 분산시키므로써 100V이상의 고내압 특성을 구현하고, 1.5㎛ 급의 에피층을 이용하여 초고속/고내압 특성을 동시에 만족시키고, 트렌치 격� �기술을 이용하여 집적도를 향상시킨다.
-
公开(公告)号：KR1020040042131A
公开(公告)日：2004-05-20
申请号：KR1020020070288
申请日：2002-11-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A fabrication method of a field emission device is provided to form a cathode tip by revaporizing a conducting material in case of dry etching process to form a cathode. CONSTITUTION: A fabrication method of a field emission device comprises a step of forming gradually a first conducting layer, a second conducting layer to use a cathode(13a) on a plate(11), a step of forming a mask pattern on the second conducting layer for embodying a cathode shape, a step of etching the second conducting layer of exposing part by using the mask pattern with an etching mask and forming a cathode tip(16) by revaporizing an etched conducting material(13b) at a side wall of the mask pattern and the second conducting layer, a step of forming gradually an insulating layer and a third conducting layer at all top part surface and flattening them by removing the third conducting layer and the insulating layer with a predetermined thickness, and a step of etching an exposed insulating layer with a predetermined depth to expose a part of the cathode tip.
Abstract translation: 目的：提供场致发射器件的制造方法，以在干蚀刻工艺的情况下通过再蒸发导电材料形成阴极尖端以形成阴极。 构成：场致发射器件的制造方法包括逐渐形成第一导电层的步骤，在板（11）上使用阴极（13a）的第二导电层，在第二导电层上形成掩模图案的步骤 用于体现阴极形状的层;通过使用掩模图案用蚀刻掩模蚀刻曝光部分的第二导电层的步骤，并且通过在所述阴极侧壁的侧壁处再蒸发蚀刻的导电材料（13b）形成阴极尖端（16） 掩模图案和第二导电层，在所有顶部表面逐渐形成绝缘层和第三导电层并通过以预定厚度去除第三导电层和绝缘层使它们平坦化的步骤，以及蚀刻 暴露的绝缘层具有预定的深度以暴露阴极尖端的一部分。
-
公开(公告)号：KR1020040038379A
公开(公告)日：2004-05-08
申请号：KR1020020067280
申请日：2002-10-31
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A smart power device with a built-in silicon germanium HBT(hetero-junction bipolar transistor) is provided to embody a high voltage tolerance greater than 100 voltage by effectively distributing a drain electric filed, to satisfy an ultra high speed and a high voltage tolerance by using an epi layer of 1.5 micro meter class, and to improve integration by using a trench isolation technology. CONSTITUTION: A substrate(31) is prepared in which an oxygen ion implantation layer with an open space is formed between two semiconductor layers. A silicon germanium HBT is formed on the substrate. A CMOS(complementary metal oxide semiconductor) device is formed on the substrate. A bipolar device is formed on the substrate. An LDMOS(lateral double diffused metal oxide semiconductor) device is formed on the substrate.
Abstract translation: 目的：通过有效分配漏极电场，提供内置硅锗HBT（异质结双极晶体管）的智能功率器件，以实现大于100的高电压容限，以满足超高速和高速 通过使用1.5微米级的外延层进行电压容限，并通过使用沟槽隔离技术改善集成度。 构成：制备其中在两个半导体层之间形成具有开放空间的氧离子注入层的衬底（31）。 在基板上形成硅锗HBT。 在基板上形成CMOS（互补金属氧化物半导体）器件。 在基板上形成双极器件。 在基板上形成LDMOS（横向双扩散金属氧化物半导体）器件。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.027 seconds)
