-
公开(公告)号：KR1019990043093A
公开(公告)日：1999-06-15
申请号：KR1019970064079
申请日：1997-11-28
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
에피택셜장치용 증발도가니
2. 발명이 해결하려고 하는 기술적 요지
본 발명은 도가니 플랜지에 장착되어있는 도입관의 길이를 가변적으로 조절하므로써 원료교체나 부분품 수리시 진공챔버내의 전체적인 진공을 유지하면서 도가니 부분의 국부적 진공만을 파괴하여 장비의 오염과 상태 회복의 시간을 극소화 할 수 있는 에피택셜장치용 증발도가니를 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 진공챔버의 진공을 유지하고 도입하기 위해 개폐되는 수단; 성장물질을 증발시키기 위해 열을 제공하는 히터와 지지대가 구비된 도입관; 상기 도입관의 일단부에 장착되어 어댑터 플랜지와 결합되는 도가니 플랜지; 상기 진공챔버의 진공을 유지한 채로 국부적 진공만을 제거하여 도입관을 진공챔버로부터 이탈 시킬 수 있도록 신장 및 수축하는 수단; 및 상기 신장 및 수축수단의 이동을 안내하는 수단을 포함하는 에피택셜장치용 증발도가니를 제공한다.
4. 발명의 중요한 용도
진공챔버의 전체진공을 제거하지 않고 부분품을 쉽게 분해조립하는 것임.-
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019910005400B1
公开(公告)日：1991-07-29
申请号：KR1019880011473
申请日：1988-09-05
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66878 , H01L21/28587 , Y10S148/10 , Y10S438/951
Abstract: The melthod comprises the steps of applying a multi-layer photoresist on a GaAs wafer (101), reduction-transferring a shape of the upper layer of photoresist (109) to the intermediate layer of photoresist (107) and depositing an oxide film (108) transferring a shape of gate to the lower layer of photoresist (105), lateral-etching the photoresist (105) and depositing a tungsten silicide film (113); and forming a T type gate (114), a Si ion implant layer (115), an oxide film (117) and a metallic wire (118).
Abstract translation: 熔融法包括以下步骤：在GaAs晶片（101）上施加多层光致抗蚀剂，将光致抗蚀剂（109）的上层的形状还原转移到光致抗蚀剂（107）的中间层，并沉积氧化膜（108 ）将栅极的形状转移到光致抗蚀剂（105）的下层，横向蚀刻光致抗蚀剂（105）并沉积硅化钨膜（113）; 以及形成T型栅极（114），Si离子注入层（115），氧化膜（117）和金属线（118）。
-
公开(公告)号：KR1019910005399B1
公开(公告)日：1991-07-29
申请号：KR1019880011472
申请日：1988-09-05
Applicant: 한국전자통신연구원
Abstract: The self-aligned GaAs FET using double side wall process is manufactured by: depositing the oxide film (105) for outer side wall after forming a dummy gate (104); ion-implantation the n-type impurity after formign outer side wall (106) by dry etching; forming a inner side wall after depositing the oxide film for inner side wall; depositing the gate metal after removing the nitride film (103) of gate region; forming interconnection metal after depositing the oxide film and photoresist (110). The device is useful for high speed operation and has an advantage for reducing the charge capacity of source-gate and the resistance of source.
Abstract translation: 使用双面壁工艺的自对准GaAs FET通过：在形成虚拟栅极（104）之后沉积用于外侧壁的氧化物膜（105）; 通过干蚀刻离子注入形成外侧壁（106）后的n型杂质; 在沉积内壁氧化膜之后形成内侧壁; 在去除栅极区域的氮化物膜（103）之后沉积栅极金属; 在沉积氧化膜和光致抗蚀剂（110）之后形成互连金属。 该装置对于高速运行是有用的，并且具有减小源极的充电容量和源极电阻的优点。
-
-
-
-
-
-
Search Results
128
records
(took 0.023 seconds)
