公开(公告)号：JP2014188656A

公开(公告)日：2014-10-06

申请号：JP2013068958

申请日：2013-03-28

Applicant: Tokyo Electron Ltd ,  東京エレクトロン株式会社

Inventor： SUGITA KIPPEI ,  HASHIMOTO HIROYUKI

IPC: B81C1/00 ,  B82Y40/00

CPC classification number: B81C1/00047 ,  B81C2201/0104 ,  B81C2201/0108 ,  B81C2201/0132 ,  B82Y40/00

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a hollow structure capable of highly accurately forming an air gap, by using a sacrifice film forming process having a high implantation characteristic in low stress.SOLUTION: The manufacturing method comprises the steps of preparing a lower structure 30 including a recess shape 22, implanting the recess shape by a sacrifice film 40 composed of an organic film on the lower structure by depositing the sacrifice film 40, removing an unnecessary part of the sacrifice film, forming an upper structure 50 on the sacrifice film from which the unnecessary part is removed and forming a void between the lower structure and the upper structure by removing the sacrifice film.

Abstract translation: 要解决的问题：提供一种能够高精度地形成气隙的中空结构的制造方法，通过使用在低应力下具有高注入特性的牺牲膜形成工艺。解决方案：制造方法包括以下步骤： 下部结构30包括凹部形状22，通过沉积牺牲膜40将由有机膜构成的牺牲膜40在下部结构上注入凹部形状，去除不需要的部分牺牲膜，在上部结构50上形成 通过去除牺牲膜来牺牲不需要的部分被去除的膜，并在下部结构和上部结构之间形成空隙。

公开(公告)号：JP2014510647A

公开(公告)日：2014-05-01

申请号：JP2014505326

申请日：2012-04-13

Applicant: ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh

Inventor： グラハム，アンドリュー・ビー ,  ヤマ，ゲイリー ,  オブライエン，ゲイリー

IPC: B24B37/00 ,  B81C99/00 ,  H01L21/304

CPC classification number: B81C1/00103 ,  B81B2203/0376 ,  B81C2201/0104

Abstract: 一実施形態においては基板を成形する方法は、第１の支持層を用意するステップと、第１の支持層上に第１の成形パターンを設けるステップと、第１の成形パターン上に基板を設けるステップと、第１の成形パターン上に配置された基板上に第１の化学機械研磨（ＣＭＰ）プロセスを実行するステップと、第１の成形パターンから１回研磨した基板を取り除くステップとを含む。
【選択図】図１

公开(公告)号：JPWO2009081763A1

公开(公告)日：2011-05-06

申请号：JP2009518659

申请日：2008-12-12

Applicant: 株式会社フジクラ

Inventor： 山本　敏 ,  敏 山本 ,  廣和 橋本 ,  廣和 橋本

IPC: H01L23/02

CPC classification number: B81C1/00317 ,  B81C2201/0104 ,  B81C2201/0108 ,  B81C2201/0125 ,  B81C2203/0118 ,  B81C2203/0145 ,  H01L27/14618 ,  H01L27/14627 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本発明に係る半導体装置の製造方法は、光透過性を有する第一基板と、一面に機能素子を備えた第二基板とを、前記機能素子が前記第一基板と対向するように貼り合わせる、貼り合わせ工程と;前記第一基板及び前記第二基板の少なくとも一方を薄板化する、薄板化工程と;前記第一基板と前記第二基板の貼り合せ部の少なくとも一部に、キャビティ及びこのキャビティに連通する貫通孔を形成する、貫通孔形成工程と;を備える。本発明によると、キャビティの有無による研削後の凹凸やクラックの発生を回避して、基板をより均一に薄板化することが可能である。また、デバイス及びそれらが搭載される電子機器の小型化に貢献できる半導体装置を、より簡便な工程で製造可能である。

公开(公告)号：WO2016131657A1

公开(公告)日：2016-08-25

申请号：PCT/EP2016/052318

申请日：2016-02-03

Applicant: MEMJET TECHNOLOGY LIMITED

Inventor： NORTH, Angus ,  O'REILLY, Ronan ,  MCAVOY, Gregory

IPC: B41J2/16 ,  B81C1/00

CPC classification number: B81C1/00611 ,  B41J2/1603 ,  B41J2/1628 ,  B41J2/1631 ,  B41J2/1639 ,  B41J2/1645 ,  B81B2201/052 ,  B81B2203/0353 ,  B81C2201/0104 ,  B81C2201/0121

Abstract: A process for filling one or more etched holes defined in a frontside surface of a wafer substrate. The process includes the steps of: (i) depositing a layer of a thermoplastic first polymer onto the frontside surface and into each hole; (ii) reflowing the first polymer; (iii) exposing the wafer substrate to a controlled oxidative plasma; (iv) optionally repeating steps (i) to (iii); (v) depositing a layer of a photoimageable second polymer; (vi) selectively removing the second polymer from regions outside a periphery of the holes using exposure and development; and (vii) planarizing the frontside surface to provide holes filled with a plug comprising the first and second polymers, which are different than each other. Each plug has a respective upper surface coplanar with the frontside surface.

Abstract translation: 一种用于填充限定在晶片衬底的前表面中的一个或多个蚀刻孔的工艺。 该方法包括以下步骤：（i）将热塑性第一聚合物层沉积到前表面和每个孔中; （ii）回流第一聚合物; （iii）将晶片衬底暴露于受控氧化等离子体; （iv）任选地重复步骤（i）至（iii）; （v）沉积可光成像的第二聚合物层; （vi）使用曝光和显影从所述孔的外周边区域选择性地除去所述第二聚合物; 和（vii）平面化前侧表面以提供填充有彼此不同的第一和第二聚合物的塞子的孔。 每个插头具有与前侧表面共面的相应的上表面。

公开(公告)号：WO2014156782A1

公开(公告)日：2014-10-02

申请号：PCT/JP2014/057182

申请日：2014-03-17

Applicant: 東京エレクトロン株式会社

Inventor： 杉田　吉平 ,  橋本　浩幸

IPC: B81C1/00 ,  B82Y40/00

CPC classification number: B81C1/00047 ,  B81C2201/0104 ,  B81C2201/0108 ,  B81C2201/0132 ,  B82Y40/00

Abstract: 　窪み形状を含む下部構造体（３０）が用意され、蒸着重合法により、前記下部構造体上に有機膜からなる犠牲膜（４０）を堆積させ、前記窪み形状を前記犠牲膜で埋め込まれ、前記犠牲膜の不要部分が除去され、不要部分が除去された前記犠牲膜上に上部構造体（５０）が形成され、前記犠牲膜を除去し、前記下部構造体と前記上部構造体との間に空隙を形成することにより、中空構造体が製造される。

Abstract translation: 通过以下方式制造中空结构：制备包括凹形的下部结构（30） 通过气相沉积聚合在下部结构上形成由有机膜获得的牺牲膜（40），以牺牲膜填充凹陷形状; 去除牺牲膜的不必要部分; 在牺牲膜上形成上部结构（50），从而从其中去除了不必要的部分; 并且去除牺牲膜以在下部结构和上部结构之间形成间隙。

公开(公告)号：WO2013177251A1

公开(公告)日：2013-11-28

申请号：PCT/US2013/042168

申请日：2013-05-22

Applicant: CABOT MICROELECTRONICS CORPORATION

Inventor： PALANISAMY CHINNATHAMBI, Selvaraj ,  SIRIWARDANE, Haresh

IPC: B24B37/04 ,  B24B57/02 ,  H01L21/304

CPC classification number: C09K3/1463 ,  B81C2201/0104 ,  H01L21/30625 ,  H01L21/3212

Abstract: The invention provides a chemical-mechanical polishing composition containing wet-process silica, an oxidizing agent that oxidizes nickel-phosphorous, a chelating agent, polyvinyl alcohol, and water. The invention also provides a method of chemically-mechanically polishing a substrate, especially a nickel-phosphorous substrate, by contacting a substrate with a polishing pad and the chemical-mechanical polishing composition, moving the polishing pad and the polishing composition relative to the substrate, and abrading at least a portion of the substrate to polish the substrate.

Abstract translation: 本发明提供一种含有湿法二氧化硅，氧化镍磷的氧化剂，螯合剂，聚乙烯醇和水的化学机械抛光组合物。 本发明还提供了一种通过使基底与抛光垫和化学机械抛光组合物接触来对基底，特别是镍 - 磷基底进行化学机械抛光的方法，相对于基底移动抛光垫和抛光组合物， 并研磨基底的至少一部分以抛光基底。

公开(公告)号：WO2012142381A1

公开(公告)日：2012-10-18

申请号：PCT/US2012/033471

申请日：2012-04-13

Applicant: ROBERT BOSCH GMBH ,  GRAHAM, Andrew, B. ,  YAMA, Gary ,  O'BRIEN, Gary

Inventor： GRAHAM, Andrew, B. ,  YAMA, Gary ,  O'BRIEN, Gary

IPC: B81C1/00

CPC classification number: B81C1/00103 ,  B81B2203/0376 ,  B81C2201/0104

Abstract: A method of shaping a substrate in one embodiment includes providing a first support layer, providing a first shaping pattern on the first support layer, providing a substrate on the first shaping pattern, performing a first chemical mechanical polishing (CMP) process on the substrate positioned on the first shaping pattern, and removing the once polished substrate from the first shaping pattern.

Abstract translation: 在一个实施例中，成形衬底的方法包括提供第一支撑层，在第一支撑层上提供第一成形图案，在第一成形图案上提供衬底，在定位的衬底上执行第一化学机械抛光（CMP） 在第一成形图案上，并且从第一成形图案去除一次抛光的基板。

公开(公告)号：WO2005065430A2

公开(公告)日：2005-07-21

申请号：PCT/US2005/000165

申请日：2005-01-03

Applicant: MICROFABRICA INC. ,  COHEN, Adam, L. ,  FRODIS, Uri ,  LOCKARD, Michael, S. ,  KUMAR, Ananda, H. ,  ZHANG, Gang ,  SMALLEY, Dennis, R.

Inventor： COHEN, Adam, L. ,  FRODIS, Uri ,  LOCKARD, Michael, S. ,  KUMAR, Ananda, H. ,  ZHANG, Gang ,  SMALLEY, Dennis, R.

IPC: B05D1/38 ,  C08K3/00 ,  C25D3/30 ,  C25D3/38 ,  C25D3/48 ,  C25D5/02 ,  C25D5/10 ,  C25D21/12 ,  H01L21/288 ,  H01L21/301 ,  H01L21/302 ,  H01L21/4763 ,  H01L21/768

CPC classification number: C25D5/48 ,  B33Y10/00 ,  B81C1/00492 ,  B81C99/0065 ,  B81C2201/0104 ,  B81C2201/0197 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/10 ,  C25D21/12 ,  H01L21/2885 ,  H01L21/76885 ,  Y10T156/1052

Abstract: Electrochemical fabrication methods for forming single and multilayer mesoscale and microscale structures are disclosed which include the use of diamond machining ( e.g. fly cutting or turning) to planarize layers. Some embodiments focus on systems of sacrificial and structural materials which are useful in Electrochemical fabrication and which can be diamond machined with minimal tool wear ( e.g. Ni-P and Cu, Au and Cu, Cu and Sn, Au and Cu, Au and Sn, and Au and Sn-Pb), where the first material or materials are the structural materials and the second is the sacrificial material). Some embodiments focus on methods for reducing tool wear when using diamond machining to planarize structures being electrochemically fabricated using difficult-to-machine materials ( e.g. by depositing difficult to machine material selectively and potentially with little excess plating thickness, and/or pre-machining depositions to within a small increment of desired surface level ( e.g. using lapping or a rough cutting operation) and then using diamond fly cutting to complete the process, and/or forming structures or portions of structures from thin walled regions of hard-to-machine materials as opposed to wide solid regions of structural material.

Abstract translation: 公开了用于形成单层和多层中尺度和微结构的电化学制造方法，其包括使用金刚石加工（例如飞切或车削）来平坦化层。 一些实施例集中于可用于电化学制造的牺牲和结构材料的系统，并且可以以最小的工具磨损（例如，Ni-P和Cu，Au和Cu，Cu和Sn，Au和Cu，Au和Sn， 和Au和Sn-Pb），其中第一材料或材料是结构材料，第二材料是牺牲材料）。 一些实施例着重于在使用金刚石加工以平面化使用难以加工的材料进行电化学制造的结构（例如，通过沉积难以机械材料选择性且潜在地具有少量多余电镀厚度和/或预加工沉积 到所需表面水平的小增量（例如使用研磨或粗切割操作），然后使用金刚石飞切切割来完成该工艺，和/或从硬质材料的薄壁区域形成结构或部分结构 而不是结构材料的宽固体区域。

公开(公告)号：WO2003090261A1

公开(公告)日：2003-10-30

申请号：PCT/US2003/012311

申请日：2003-04-21

Applicant: GLIMMERGLASS NETWORKS, INC.

Inventor： SPALLAS, James, P. ,  FERNANDEZ, Andres ,  DEBEY, Thomas ,  MURAY, Lawrence, P.

IPC: H01L21/00

CPC classification number: B81C1/00119 ,  B81B2201/042 ,  B81C2201/0104 ,  B81C2201/014 ,  B81C2201/017 ,  B81C2201/019

Abstract: Method for fabricating ultrathin gaps producing ultrashort standoffs (26) in array structures includes sandwiching a patterned device layer (12) between a silicon standoff layer (26) and a silicon support layer (38), providing that the back surfaces (46, 48) of the respective silicon support layer and the standoff layer are polished to a desired thickness corresponding to the desired standoff height on one side and to at least a minimum height for mechanical strength on the opposing side, as well as to a desired smoothness. Standoffs and mechanical supports are then fabricated by etching to produce voids with the dielectric oxides (20, 40) on both sides of the device layer serving as suitable etch stops. Thereafter, the exposed portions of the oxide layers are removed to release the pattern, and a package layer is mated with the standoff voids to produce a finished device. The standoff layer can be fabricated to counteract curvature.

Abstract translation: 用于制造在阵列结构中产生超短距离（26）的超薄间隙的方法包括在硅间隔层（26）和硅支撑层（38）之间夹着图案化的器件层（12），只要后表面（46,48） 将相应的硅支撑层和支座层抛光到对应于一侧上所需的间隔高度的期望厚度，并且至少在相对侧上的机械强度的最小高度以及期望的平滑度。 然后通过蚀刻制造支座和机械支撑件以产生空隙，其中装置层两侧的电介质氧化物（20,40）用作合适的蚀刻停止点。 此后，去除氧化物层的暴露部分以释放图案，并且将封装层与间隙空隙配合以产生成品装置。 可以制造隔离层以抵消曲率。

公开(公告)号：WO2003034469A2

公开(公告)日：2003-04-24

申请号：PCT/US2002/032694

申请日：2002-10-15

Applicant: THE REGENTS OF THE UNIVERSITY OF MICHIGAN ,  NAJAFI, Khalil ,  TSUNG-KUAN, Chou

Inventor： NAJAFI, Khalil ,  TSUNG-KUAN, Chou

IPC: H01L

CPC classification number: B81C1/00103 ,  B81B2203/0392 ,  B81C1/00547 ,  B81C1/00626 ,  B81C2201/0104 ,  B81C2201/0132 ,  B81C2201/0133 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3083 ,  Y10S438/974 ,  Y10S438/977

Abstract: A method of fabricating a device having a desired non-planar surface or profile and device produced thereby are provided. A silicon wafer is first coated with silicon nitride, patterned, and DRIE to obtain the desired etch profile. Silicon pillars between trenches are then etched using an isotropic wet etch, resulting in a curved well. The wafer is then oxidized to ∼2 µm to smooth the surface of the well, and to protect the well from an ensuring planarization process. The nitride is then selectively removed, and the wafer surface is planarized by removing the Si left in the field regions using either a maskless DRIE or CMP. Finally, the oxide is etched away to produce a wafer with a curved surface.

Abstract translation: 提供一种制造具有期望的非平面表面或轮廓的装置的方法以及由此制造的装置。 硅晶片首先用氮化硅，图案化和DRIE涂覆以获得所需的蚀刻轮廓。 然后使用各向同性的湿蚀刻蚀刻沟槽之间的硅柱，得到弯曲的井。 然后将晶片氧化成类似于2微米，以平滑井的表面，并保护井免受确保的平坦化过程。 然后选择性地去除氮化物，并且通过使用无掩模DRIE或CMP去除场区域中留下的Si来平坦化晶片表面。 最后，将氧化物蚀刻掉以产生具有弯曲表面的晶片。