-
-
公开(公告)号：KR1019940007658B1
公开(公告)日：1994-08-22
申请号：KR1019910024518
申请日：1991-12-26
IPC: H01L29/73
Abstract: The method is for manufacturing a homojunction and heterojunction bipolar transistor having an improved characteristics by self alignment of emitter and base. The method includes the steps of: (A) growing an n-silicon layer (42) on a P-silicon substrate (40) and forming an active region by an etching and vaporizing process; (B) injecting Boron ion to form a P+ device isolating region and oxiding locally; (C) forming an n+ layer (46) by injecting impurities; (D) growing P type silicon-germanium layer (48) and n-type silicon layer (49); (E) defining an emitter region to vaporize an oxide layer on the region; (F) polishing a photosensitive layer (54); (G) etching a P-type polycrystal silicon (53); (H) removing oxide layer (51,52) and nitride layer (50), and (I) isolating an emitter electrode region (58).
Abstract translation: 该方法用于制造具有通过发射极和基极的自对准改进的特性的同态结和异质结双极晶体管。 该方法包括以下步骤：（A）在P硅衬底（40）上生长n硅层（42），并通过蚀刻和汽化工艺形成有源区; （B）注入硼离子以形成P +器件隔离区并局部氧化; （C）通过注入杂质形成n +层（46）; （D）生长P型硅 - 锗层（48）和n型硅层（49）; （E）限定发射极区域以蒸发该区域上的氧化物层; （F）抛光感光层（54）; （G）蚀刻P型多晶硅（53）; （H）去除氧化物层（51,52）和氮化物层（50），以及（I）隔离发射极电极区域（58）。
-
公开(公告)号：KR1019940007657B1
公开(公告)日：1994-08-22
申请号：KR1019910024509
申请日：1991-12-26
IPC: H01L29/73
Abstract: The method is for manufacturing a high speed bipolar transistor by using a selective thin film growth method and a heterojunction method. The method includes the steps of: (A) forming N+ silicon layer (31) and N-silicon layer (32) and defining an active region; (B) forming an ohmic contact (33) by injecting ion on an N-silicon layer (32); (C) forming an emitter region; (D) forming a side insulating layer (40) and forming an oxide layer; (E) polishing a polysilicon layer (42) to expose an insulating layer (38); (F) oxiding a polysilicon (42); (F) forming a silicon-germanium layer (45) on an exposed emitter region by using a gas source molecular beam epitaxy; (G) forming an emitter region by spraying polysilicon; and (H) vaporizing a metal to form an electrode.
Abstract translation: 该方法是通过使用选择性薄膜生长法和异质结法来制造高速双极晶体管。 该方法包括以下步骤：（A）形成N +硅层（31）和N-硅层（32）并限定有源区; （B）通过在N-硅层（32）上注入离子形成欧姆接触（33）; （C）形成发射极区域; （D）形成侧绝缘层（40）并形成氧化物层; （E）抛光多晶硅层（42）以暴露绝缘层（38）; （F）氧化多晶硅（42）; （F）通过使用气体源分子束外延在暴露的发射极区上形成硅 - 锗层（45）; （G）通过喷涂多晶硅形成发射极区; 和（H）蒸发金属以形成电极。
-
公开(公告)号：KR1019940016794A
公开(公告)日：1994-07-25
申请号：KR1019920025329
申请日：1992-12-24
Applicant: 한국전자통신연구원
IPC: H01L27/10
Abstract: 본 발명은 실리콘기판 직접접합법 기술을 이용한 디램셀 제조방법에 관한 것으로, 실리콘기판(11)상에 열산화막(12)이 형성된 핸들웨이퍼의 경면과, p
+ 실리콘상에 p
- 실리콘이 형성된 p
- /p
+ 에피웨이퍼(13)의 경면을 직접 접합하는 공정과, 웨이퍼(13)의 p
+ 실리콘을 소정깊이까지 연마한 다음, p
- 와 p
+ 의 농도차이를 이용하여 p
- 와 p
+ 의 계면까지 선택적으로 습식식각하는 공정과, 이어 p
- 실리콘의 소정 깊이까지 연마하여 SOI를 형성하는 공정 및, SOI 상에 반도체메모리소자를 공지의 공정으로 형성하는 공정을 포함하는 SOI 디램셀의 제조방법이다.-
公开(公告)号：KR1019940005704B1
公开(公告)日：1994-06-23
申请号：KR1019900021819
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/00
Abstract: The method is for manufacturing silicon thin film using a silicon direct bonding technology. The method comprises the steps of: (a) bonding a silicon layer (1) and a silicon oxide layer (5); (b) etching a silicon oxide layer; (c) vaporizing netrogenized silicon (Si3N4); (d) removing etching protect layer (6) and etching a silicon substrate (2); and (e) polishing the silicon layer (1).
Abstract translation: 该方法是使用硅直接粘合技术制造硅薄膜。 该方法包括以下步骤：（a）接合硅层（1）和氧化硅层（5）; （b）蚀刻氧化硅层; （c）汽化净化硅（Si3N4）; （d）去除蚀刻保护层（6）并蚀刻硅衬底（2）; 和（e）抛光硅层（1）。
-
Patent Agency Ranking
公开(公告)号：KR1019940008110A
公开(公告)日：1994-04-28
申请号：KR1019920015842
申请日：1992-09-01
IPC: H01L29/70
Abstract: 본 발명 컴퓨터나 통신기기 등의 차세대 고속정보 처리시스템에 사용될 수 있는 고속 쌍극자 트래니스터 및 그 제조방법에 관한것으로, 고체원 분자선 결정박막 성장법을 사용하여 기체원분자선 결정박막성장법 보다 저온에서 결정을 설정하므로 박막의 질이 우수하고 경계면에서의 불순물 농도와 저매늄성분비 분포의 급준성(Abruptness)이 더욱 양호하여 소자 설계와 실제성능과의 오차가 감소되고, 측면 절연막 형성시 베이스 박막의 손상을최대한 제거하기 위해 다결정 규소막(2-5)으로 마스킹(Masking)을 하고 다결정 규소막(2-5)을 선택적으로 습식식각으로 제거하여 베이스에 손상을 주지 않으면서 에미터 영역을 형성하며 다결정 규소막(2-5)의 건식식각시 베이스가 손상되는 경우를 야기되는 베이스 저항의 증가를 막기위해 이온주입을 이용하여 베이 전극용 다결정 규소(2-5)와 베이스(2-4)를 연결함과 동시에 베이스 저항을 감소시킴으로써 종래의 기술에 비해서 매우 간단하고 신뢰성있는 공정을 사용하였으므로 제조공정의 재현성을 크게 증가시켰다.
-
公开(公告)号：KR1019940001810B1
公开(公告)日：1994-03-09
申请号：KR1019900021832
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/68
Abstract: The vacuum chuck minizes a bubble entrance induced between semiconductor wafers in adhesion process by forming the spherical-shape protruded contact point on one semiconductor wafer. A radial groove for holding the vacuum is engraved to spherical shape on upper side of the chuck body, and other groove, in which an O-ring (5) is inserted to seal between base die and chuck body, is engraved on lower side of chuck body. A dove tail shape groove, in which O-ring (6) is inserted to seal between the mounted wafer and the outer wheel, is engraved on upper side of the outer wheel, and a restoring spring is attached to the lower side of the outer wheel. The out wheel slides on outer face of chuck body. The sealed space for sucking the semiconductor wafer is formed by constitution of the chuck body and the outer wheel.
Abstract translation: 真空吸盘通过在一个半导体晶片上形成球形突出的接触点来使密封过程中的半导体晶片之间引起的气泡入口缩小。 用于保持真空的径向凹槽在卡盘体的上侧被雕刻成球形，并且其中插入有O形环（5）以密封在基模和卡盘体之间的其它凹槽被雕刻在 卡盘体。 在外轮的上侧雕刻有将O形环（6）插入安装的晶片和外轮之间的鸽尾形槽，并且将复原弹簧安装在外侧的下侧 轮。 外轮在卡盘体的外表面滑动。 用于吸入半导体晶片的密封空间由卡盘体和外轮构成。
-
-
-
-
-
-
-
Search Results
153
records
(took 0.022 seconds)
