公开(公告)号：KR100406523B1

公开(公告)日：2003-11-20

申请号：KR1020010020763

申请日：2001-04-18

Applicant: 한국전자통신연구원

Inventor： 김해천

IPC: H01L21/20

Abstract: PURPOSE: A method for fabricating a gallium arsenide active layer is provided to maintain a uniform characteristic of a device, by preventing silicon atoms in a silicon nitride layer from being diffused to the inside of gallium arsenide in a high temperature heat treatment process. CONSTITUTION: Silicon is doped to a portion under the surface of a gallium arsenide substrate(1). Oxygen is implanted to perform a plasma treatment process. A passivation layer(3) for preventing evaporation of arsenide is formed on the front surface or both surfaces of the plasma-treated substrate. A rapid thermal process is performed on the resultant structure.

Abstract translation: 目的：通过在高温热处理工艺中防止氮化硅层中的硅原子扩散到砷化镓内部，提供了一种制造砷化镓活性层的方法，以保持器件的均匀特性。 构成：将硅掺杂到砷化镓衬底表面下的一部分（1）。 氧被植入以执行等离子体处理过程。 在等离子体处理过的基板的前表面或两个表面上形成用于防止砷化物蒸发的钝化层（3）。 对所得到的结构进行快速热处理。

公开(公告)号：KR100400081B1

公开(公告)日：2003-09-29

申请号：KR1020010073570

申请日：2001-11-24

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  임종원 ,  김해천

IPC: G02B6/42

CPC classification number: G02B6/4201 ,  G02B6/4274 ,  G02B6/4279 ,  H01L2224/48091 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명의 광전 모듈용 서브마운트는, 광전 소자로부터 입사되는 광을 전기적인 신호로 출력시키기 위한 광전 모듈용 서브마운트에 관한 것이다. 이 광전 모듈용 서브마운트는 유전체 및 신호 연결선을 포함한다. 유전체는 정면 및 바닥면을 갖는 다각 형태로 이루어진다. 신호 연결선은 유전체의 정면 및 바닥면에 부착되며 광전 소자와 전기적으로 연결되어 광전 소자로부터의 신호를 출력시키는 동일한 평면 도파관 구조로 이루어진다.

Abstract translation: 提供了用于输出从光电设备入射的光作为电信号的光电模块的子基板。 基台包括介电材料和互连线。 电介质材料具有包括正面和底面的多边形形状。 互连线连接到电介质材料的正面和底面。 互连线具有共面波导结构并且与光电设备电连接以输出来自光电设备的信号。

公开(公告)号：KR1020020054114A

公开(公告)日：2002-07-06

申请号：KR1020000082810

申请日：2000-12-27

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김해천 ,  임종원

IPC: H01L21/335

CPC classification number: H01L29/66848

Abstract: PURPOSE: A method for fabricating a self-aligned gate transistor is provided to improve a pinch-off characteristic and a drain breakdown characteristic, by implanting p-type impurities into a portion under a gate in a channel layer. CONSTITUTION: P-type impurity ions are implanted into a channel region under the gate and a portion under a source/drain electrode. A refractory gate metal having an excellent high temperature stability is deposited and etched to form a gate pattern by a dry etch method. The gate metal is deposited while the p-type impurities are not implanted into a narrow region between a source and a gate, and between the gate and a drain. The gate pattern is etched. A lightly doped drain(LDD) layer is formed by an ion implantation process using the gate as an ion implantation mask. N+ type ions are implanted into a source/drain region. After a resistive metal for an ohmic contact is formed, a heat treatment process is performed to form an ohmic contact layer. The source/drain electrode for a contact with the ohmic contact layer is formed.

Abstract translation: 目的：提供一种用于制造自对准栅极晶体管的方法，以通过将p型杂质注入到沟道层中的栅极下方的部分来改善夹断特性和漏极击穿特性。 构成：将P型杂质离子注入到栅极下方的沟道区和源极/漏极之下的部分。 沉积并蚀刻具有优异的高温稳定性的难熔栅极金属，以通过干蚀刻法形成栅极图案。 栅极金属被沉积，而p型杂质不被注入到源极和栅极之间的狭窄区域中，并且在栅极和漏极之间。 栅极图案被蚀刻。 通过使用栅极作为离子注入掩模的离子注入工艺形成轻掺杂漏极（LDD）层。 将N +型离子注入源/漏区。 在形成用于欧姆接触的电阻金属之后，进行热处理工艺以形成欧姆接触层。 形成与欧姆接触层接触的源/漏电极。

公开(公告)号：KR1020020051531A

公开(公告)日：2002-06-29

申请号：KR1020000080881

申请日：2000-12-22

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김해천 ,  양전욱

IPC: H01L21/18

Abstract: PURPOSE: A semiconductor device for a low temperature measurement is provided to improve a size and an economic cost by using a GaAs substrate. CONSTITUTION: A semiconductor device for a low temperature measurement comprises a GaAs semi-insulating substrate(1), a channel layer(2) formed by implanting Si ions in the GaAs semi-insulating substrate(1), ion implanting parts(3a,3b) respectively connected to both ends of the channel layer(2) for implanting ions to the channel layer(2), first resistive electrode parts(4a,4b) respectively connected with the ion implanting parts(3a,3b), an interlayer dielectric(5) connected to the resistive electrode parts(4a,4b) for enclosing the channel layer(2), a second electrode(6) formed on the interlayer dielectric(5), and a transistor(7) having a different function formed on the GaAs semi-insulating substrate(1).

Abstract translation: 目的：提供一种用于低温测量的半导体器件，以通过使用GaAs衬底来改善尺寸和经济成本。 构成：用于低温测量的半导体器件包括GaAs半绝缘衬底（1），通过在GaAs半绝缘衬底（1）中注入Si离子形成的沟道层（2），离子注入部分（3a，3b） ）分别连接到沟道层（2）的两端以将离子注入沟道层（2），分别与离子注入部分（3a，3b）连接的第一电阻电极部分（4a，4b），层间电介质 5），连接到用于封闭沟道层（2）的电阻电极部分（4a，4b），形成在层间电介质（5）上的第二电极（6）和形成在第二电极 GaAs半绝缘基板（1）。

公开(公告)号：KR100243681B1

公开(公告)日：2000-02-01

申请号：KR1019970047556

申请日：1997-09-18

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 문재경 ,  이재진 ,  김해천

IPC: H01L29/778 ,  H01L29/812

Abstract: 본 발명은 낮은 무릅전압과 출력 컨덕턴스, 높은 항복전압과 트랜스 컨덕턴스를 갖도록하여 출력 및 효율 특성이 우수하여 저전압 구동의 이동통신용 전력소자에 적합한 갈륨비소 MESFET의 에피택셜 기판 구조에 관한 것으로서, 도핑되지 않은 갈륨비소 버퍼층과 상기 버퍼층의 중간 부분에 Al
X Ga
1-X As/GaAs의 초격자층을 각각의 두께가 3 nm로 수십층을 형성하고, 상기 도핑되지 않은 갈륨비소 버퍼층 위에 중간 농도로 도핑된 채널층과 저농도로 도핑된 채널층을 차례로 적층하고, 그 위에 도핑되지 않은 갈륨비소층을 표면층으로 형성한 것이다.

公开(公告)号：KR100218687B1

公开(公告)日：1999-09-01

申请号：KR1019960056397

申请日：1996-11-22

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  문재경 ,  김해천 ,  이재진 ,  편광의

IPC: H01L29/76

Abstract: 본 발명은 갈륨비소(GaAs) 메스펙트(MESFET)의 소스-드레인 단 저항 측정 값의 보상 방법에 관한 것으로, 특히 전체 게이트 전류 성분에서 열이온 방출(thermionic emission)에 의한 전류 성분만을 추출 한 다음 열이온 방출에 의한 성분만으로 소스 및 드레인 저항을 따로 측정하고, 계산 시에는 이상 계수(ideality factor)를 열이온 방출 값으로 대입하여 구하는 저항 값 계산의 보상 방법에 관해 개시된다.

公开(公告)号：KR100171375B1

公开(公告)日：1999-03-30

申请号：KR1019950053653

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 맹성재 ,  이종람 ,  김해천 ,  이창석

IPC: H01L21/20

Abstract: 본 발명은 선형성이 향상된 전력소자 기판구조에 관한 것으로서, 종래에 초격자 완충층에 바로 고농도층을 성장시키면 AlGaAs의 Al 확산계수가 작아 계면의 거칠기와 불순물의 확산으로 인하여 동작점 근처의 바이어스에서 완충층에 의한 전류로 트랜스 컨덕턴스의 기울기가 급준하지 못하여 비선형성을 보이게 되는 문제점을 해결하기 위하여, 본 발명은 초격자 완충층과 고농도 도핑층 사시에 도핑하지 않은 갈륨비소층을 제공함으로써 계면 거칠기와 불순물의 확산을 막아 선형적인 트랜스 컨덕턴스를 얻을 수 있다.

公开(公告)号：KR1019980043449A

公开(公告)日：1998-09-05

申请号：KR1019960061307

申请日：1996-12-03

Applicant: 한국전자통신연구원

Inventor： 이종람 ,  김해천 ,  문재경 ,  이재진

IPC: H01L27/092

Abstract: 본 발명은 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것으로, 반도체 기판(3)상에 채널층(2)과 오믹층(1)을 형성하는 단계와, 형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기정렬용 포토 레지스트 패턴(4)을 상기한 채널층(2) 상에 형성하는 단계와, 상기한 반도체 기판(3)의 전체면에 걸쳐 희생금속 박막층(5)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와, 형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층(5) 위에 형상반전 레지스트 패턴(6)을 형성하고 게이트 금속층(7)을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형상하는 단계와, 상기한 희생 금속 박막층(5)을 식각 제거하여 T-형 게이트(8)를 형성하는 단계를 포함한다. 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장 만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스탭퍼의 패턴 분해능의 한계치인 0.5㎛ 보다 작은 0.3~0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있다.

公开(公告)号：KR1019970052598A

公开(公告)日：1997-07-29

申请号：KR1019950053643

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  이종람 ,  문재경

IPC: H01L29/45

公开(公告)号：KR1019960026434A

公开(公告)日：1996-07-22

申请号：KR1019940036015

申请日：1994-12-22

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  이종람 ,  김해천

IPC: H01L21/334

Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도 트랜지스터(HEMT), 또는 이종접합 바이폴라트랜지스터(HBT) 등과 같은 갈륨비소 화합물반도체 소자의 제조방법에 관한 것으로서, 특히 게이트의 구성방법을 개선하여 소자의수명 및 열적안정성을 향상시킬 수 있는 다중게이트 형성방법에 관한 것이다.
본 발명에 의해 제작된 다층구조의 게이트는 계면접착층(Ti)/확산장벽층(Pt)/전기전도층(Au)으로 구성된 게이트에 있어서, 확산장벽층의 구성물질과 두께를 최적화하여 금 원자의 내부확산으로 인한 채널층의 퇴화를 방지한다.