-
公开(公告)号：KR1019980044527A
公开(公告)日：1998-09-05
申请号：KR1019960062620
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01L21/68
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
초 고진공용 선형이동장치
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 이동 축을 안테나 또는 낚시대 형태의 접히는 축을 사용하여 선형이동장치의 불필요한 후방 공간을 제거하여 공간을 효율적으로 활용할 뿐 아니라, 후방측으로 돌출하는 것을 제거하여 안전성을 확보한 초고진공용 선형 이동장치를 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 횡측으로 관통된 공간부가 형성된 몸체; 상기 몸체의 공간부에 직각방향으로 관통되어 선형이동을 조정하는 회전 손잡이; 상기 몸체의 공간부 내에 장착되며, 회전손잡이의 축에 끼워져 연동하는 수단; 일단이 상기 몸체의 공간부의 소정위치에 삽입, 고정되며, 접고 펼치는 형태의 다단봉으로 형성된 가이드 로드; 일단은 상기 연동수단에 고정되며, 타단은 가이드 로드의 선단부에 고정되어 가이드 로드에 선형이동력을 제공하는 수단; 및 상기 가이드 로드의 외주면을 감싸며, 그의 선형이동에 따라 수축 및 팽창하는 밸로우즈 실을 포함하는 초고진공용 선형이동장치를 제공한다.
4. 발명의 중요한 용도
초고진공하에서 수축 및 팽창을 통한 선형이동제어를 수행하기 위한 것임.-
公开(公告)号：KR1019980043447A
公开(公告)日：1998-09-05
申请号：KR1019960061305
申请日：1996-12-03
Applicant: 한국전자통신연구원
IPC: H01L29/20
Abstract: 본 발명은 불활성기체의 저에너지 이온 빔을 이용하여 GaAs 등의 화합물 반도체 및 Si 등의 반도체 박막을 낮은 성장온도에서 기판의 국부적인 영역에만 선택적으로 성장하는 방법에 관한 것으로서, 종래 기술에서 고온 공정이 수반되는 불순물의 확산, 계면에서의 물질확산, 비균형 열 팽창에 따르는 결함이 발생했던 문제점을 해결하기 위해, 본 발명은 기판 위에 소정 패턴의 유전체 마스크를 형성한 후, 그 결과물 전면에 불활성 기체의 저에너지 이온을 원료물질과 동시에 공급하여 상기 유전체 마스크가 형성되지 않은 부분에 반도체 박막을 형성하는 공정을 수행함으로써, 공정을 단순화할 수 있고, 공정을 일괄적으로 수행함으로써 특성이 우수한 소자를 제작할 수 있는 것이다.
-
-
公开(公告)号：KR100141254B1
公开(公告)日：1998-07-15
申请号：KR1019930029090
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: H01S5/34
Abstract: 본 발명은 반도체레이저장치에 있어서 화합물반도체기판상에 GaAs 버퍼층을 성장시킬 때 생성되는 V자의 홈을 이용하여 GaAs/AlGaAs 양자우물과 양자점을 형성하는 방법에 관한 것으로서, 그 방법은 GaAs기판(10)상에 소정의 온도에서 GaAs버퍼층(20)을 성장하여 상기 버퍼층(20)의 표면에 결정방향이 (111)의 면을 갖는 V자형상의 사각형 홈(21)을 형성하는 공정과, 상기 버퍼층(20)상에 상기 소정 온도보다 상대적으로 낮은 온도에서 AlGaAs장벽층(30)을 형성하는 공정과, 상기 장벽층(30)상에 GaAs활성층(40)을 형성하되, 상기 GaAs활성층은 결정방향이 (100)의 면에서보다 (111)의 면에서 빠른 속도로 형성되어 양자우물(41)과 양자점(42)이 동시에 형성되게 하는 공정과, 상기 활성층(40)상에 AlGaAs장벽층(50)을 형성하는 공정을 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR100139723B1
公开(公告)日：1998-07-15
申请号：KR1019940032652
申请日：1994-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/304 , B82Y40/00
Abstract: 본 발명은 칼륨비소(GaAs)를 실리콘(Si)과 같이 초고집적도를 갖는 소자의 제작에 응용할 수 있도록 하기 위한 중요한 요소인 표면 경면처리를 행함에 있어 용액을 사용하여 평평한 표면을 유지할 수 있는 방법에 대한 것이다. 식각과 유황에 의한 표면처리를 거치는 동안 물과 표면의 화학반응, 유황처리 시간들을 최적화 함으로써 표면이 나노미터급(nanometer-scale)의 평평도를 갖도록 하는 방법을 제안하였다.
-
Patent Agency Ranking
公开(公告)号：KR1019980020691A
公开(公告)日：1998-06-25
申请号：KR1019960039265
申请日：1996-09-11
Applicant: 한국전자통신연구원
IPC: G02B27/44
Abstract: 본 발명은 광통신 및 광교환에 사용되는 파장분할 다중방식을 위한 광소자를 제작하는 광학장치에 관한 것으로서, 1000 nm 이상의 분해능을 갖는 하나의 광분배 수단을 이용하여 1.0nm 이하의 격자주기 차이를 갖는 격자 어레이를 하나의 기판에 동시에 제작하는 데에 그 목적이 있다. 본 발명에 따른 광학장치는 레이저와 같은 간섭성이 있는 자외선 노출광을 이용하여 주기가 다른 격자들을 하나의 기판 위에 동시에 제작하는데, 윈도우 수단과 광분배 수단과 광굴절 수단과 광회절 수단으로 구성된다. 윈도우 수단은 자외선 노출광이 통과할 두 개의 사각 구멍을 갖고 있고, 광분배 수단은 윈도우 수단의 바로 밑에 밀착되어 노출광을 분해하며, 광굴절 수단은 노출광들을 굴절시키고, 광회절 수단은 광굴절 수단과 밀착되어 노출광을 회절시킨다. 그리하여 빛은 기판에 모아져서 패턴을 형성한다.
-
公开(公告)号：KR100141343B1
公开(公告)日：1998-06-01
申请号：KR1019940029926
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: H01L31/00
Abstract: 본 발명은 외부 전압 인가 없이도 광 쌍안정 특성이 가능한 ESQW S-SEED, ACQW S-SEED, SMQW S-SEED 등의 무전압 광 쌍안정 논리장치의 제작에 있어 기존의 구조를 이용할 경우 쌍안정 특성이 충분치 못한 점을 비대칭 페브리-패로(AFP) 공명 구조를 이용하여 극복함에 있어, 광 입력 저항 불일치된(impedance-mismatched) AFP 구조를 이용하여 무전압 광 쌍안정 특성을 향상시키는 방법에 관한 것이다.
일반적으로 사용하는 광 입력 저항 일치된(impedance-matched) AFP 구조에서는 ON/OFF 강도비가 매우 큰 장점이 있으나, 광 시스템에서 더욱 중요한 반사율의 차이(△1R) 와 광 쌍안정 폭(△1)이 비교적 작다는 단점이 있었다.
이를 해결하는 방법으로 MQW로 이루어진 진성 영역의 두께를 MQW의 주기수를 적절히 줄여 감소시키면 광 시스템에서 필요로 하는 적절한 ON/OFF 강도비를 유지하면서도 △1R과 △1를 크게 증가시킬 수 있는 저항 불일치된 AFP 구조를 제시한다.
또한 본 발명의 구조에서는, 진성 영역의 두께가 저항 일치된 AFP 구조보다 더욱 감소되므로, PIN 다이오드를 이루는 물질에 의해 결정되는 주어진 내재 전압에 의한 내재 전계가 증가하여 광 쌍안정 특성을 더욱 크게 할 수 있는 구조이기도 하다.-
-
-
公开(公告)号：KR1019970054430A
公开(公告)日：1997-07-31
申请号：KR1019950053661
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L29/772 , B82Y30/00
Abstract: 본 발명은 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 주사관통현미경(scanning tunneling microscopy:STM)의 저전압진공증착을 이용하여 실리콘 산화막 상에 섬구조(island)와 관통영역(tunneling junction)을 형성하여 상온에서도 작동이 가능한 단일전자트랜지스터(single electron transistor:SET)를 제조하는 방법에 관한 것이다.
본 발명의 상온작동 SET의 제조방법은 진공환경하에서, 실리콘 기판(10)상의 실리콘 산화막(1) 위에 STM의 탐침인 금 팁(2)을 접근시켜 산화막(1)의 표면과 팁(2)의 선단이 4 내지 6Å 의 거리에 이격되도록 유지하는 단계; 상기한 실리콘 산화막(1)과 금 팁(2) 사이에 5 내지 10V의 전기 펄스를 가하여 금 팁(2)을 이루는 금 원자들을 실리콘 산화막(1)의 표면상에 진공증착하는 연속적인 저전압진공증착에 의해 수 나노미터 사이즈의 2차원 섬구조(3)를 형성하고, 섬구조(3)의 좌우측에 일정간격 이격되도록 소스(5)와 드레인(6)을 형성하여 섬구조(3)의 좌우측에 진공전자관통장벽(4)을 형성하는 단계; 및, 상기한 실리콘 기판(10)의 반대면에 게이트(7)를 접합시키는 단계를 포함한다.
본 발명의 제조방법에 따르면, SET의 섬구조의 크기를 나노미터 사이즈로 간단히 형성함으로써, 상온에서 작동가능한 SET를 경제적으로 제조할 수 있으므로, 저전력, 고집적회로의 실현을 앞당길 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.018 seconds)
