公开(公告)号：WO2014206737A1

公开(公告)日：2014-12-31

申请号：PCT/EP2014/062137

申请日：2014-06-11

Applicant: SOITEC

Inventor： SADAKA, Mariam ,  ESCARNOT, Ludovic

IPC: B81C1/00

CPC classification number: B81C1/00047 ,  B81B1/002 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C1/00158 ,  B81C2201/0105 ,  B81C2201/014 ,  B81C2201/0192

Abstract: Methods of forming semiconductor structures comprising one or more cavities (106), which may be used in the formation of microelectromechanical system (MEMS) transducers, involve forming one or more cavities in a first substrate (100), providing a sacrificial material (110) within the one or more cavities, bonding a second substrate (120) over the a surface of the first substrate, forming one or more apertures (140) through a portion of the first substrate to the sacrificial material, and removing the sacrificial material from within the one or more cavities. Structures and devices are fabricated using such methods.

Abstract translation: 形成可用于形成微机电系统（MEMS）换能器的一个或多个空腔（106）的半导体结构的方法包括在第一基板（100）中形成一个或多个空腔，提供牺牲材料（110） 在所述一个或多个空腔内，将第二基板（120）接合在所述第一基板的表面上，形成通过所述第一基板的一部分到所述牺牲材料的一个或多个孔（140），以及从所述第一基板 一个或多个腔。 使用这种方法制造结构和装置。

公开(公告)号：WO2014150091A1

公开(公告)日：2014-09-25

申请号：PCT/US2014/022186

申请日：2014-03-08

Applicant: ROBERT BOSCH GMBH ,  GRAHAM, Andrew ,  YAMA, Gary ,  O'BRIEN, Gary

Inventor： GRAHAM, Andrew ,  YAMA, Gary ,  O'BRIEN, Gary

IPC: H01L21/28

CPC classification number: B81B3/0021 ,  B81B2201/0271 ,  B81B2203/04 ,  B81B2203/053 ,  B81C1/00095 ,  B81C1/00166 ,  B81C2201/0132 ,  B81C2201/014 ,  B81C2201/0177 ,  B81C2203/0136

Abstract: In one embodiment, a method of forming an out-of-plane electrode includes forming an oxide layer above an upper surface of a device layer, etching an etch stop perimeter defining trench extending through the oxide layer, forming a first cap layer portion on an upper surface of the oxide layer and within the etch stop perimeter defining trench, etching a first electrode perimeter defining trench extending through the first cap layer portion and stopping at the oxide layer, depositing a first material portion within the first electrode perimeter defining trench, depositing a second cap layer portion above the deposited first material portion, and vapor releasing a portion of the oxide layer with the etch stop portion providing a lateral etch stop.

Abstract translation: 在一个实施例中，形成平面外电极的方法包括在器件层的上表面上形成氧化物层，蚀刻限定延伸穿过氧化物层的沟槽的蚀刻停止周界，在第一帽层部分上形成 氧化物层的上表面，并且在蚀刻停止周界内限定沟槽，蚀刻延伸穿过第一盖层部分并停止在氧化物层处的第一电极周界，限定沟槽，在第一电极周界限定沟槽内沉积第一材料部分，沉积 在沉积的第一材料部分上方的第二盖层部分，以及用蚀刻停止部分提供横向蚀刻停止物来释放一部分氧化物层的蒸气。

公开(公告)号：WO2013102637A1

公开(公告)日：2013-07-11

申请号：PCT/EP2013/050040

申请日：2013-01-03

Applicant: COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES

Inventor： DIEM, Bernard

IPC: B81C1/00 ,  H01L21/308

CPC classification number: B81C1/00619 ,  B81B2203/033 ,  B81B2203/0392 ,  B81C1/00103 ,  B81C1/00531 ,  B81C1/00539 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/014 ,  H01L21/3083

Abstract: Procédé de gravure d'un motif complexe souhaité (50), dans une première face d'un substrat, comportant les étapes suivantes : - gravure simultanée d'au moins un premier et deuxième sous-motifs à travers la première face du substrat, les sous-motifs gravés étant séparés par au moins une paroi de séparation, la largeur du premier sous-motif étant plus importante que la largeur du second sous-motif au niveau de la première face, et la profondeur du premier sous-motif étant plus importante que la profondeur du second sous-motif selon une direction perpendiculaire à ladite première face, - une étape de retrait ou d'élimination de ladite paroi de séparation, pour révéler le motif complexe souhaité (50).

Abstract translation: 一种在衬底的第一面中蚀刻期望的复合图案（50）的方法，包括以下步骤： - 通过衬底的第一面同时蚀刻至少一个第一和第二子图案，所述蚀刻子 图案由至少一个分隔壁隔开，第一子图案的宽度大于第一面上第二子图案的宽度，第一子图案的深度大于第一子图案的深度 所述第二子图案在垂直于所述第一面的方向上， - 去除或去除所述分隔壁以露出期望的复合图案（50）的步骤。

公开(公告)号：WO2013061313A1

公开(公告)日：2013-05-02

申请号：PCT/IB2012/055982

申请日：2012-10-29

Applicant: STMICROELECTRONICS S.R.L.

Inventor： LOSA, Stefano ,  PEZZUTO, Raffaella ,  CAMPEDELLI, Roberto ,  AZPEITIA URQUIA, Mikel ,  PERLETTI, Matteo ,  ESPOSITO, Luigi

IPC: B81C1/00

CPC classification number: H01L21/02178 ,  B81B7/0032 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81C1/00595 ,  B81C1/00801 ,  B81C2201/014 ,  B81C2201/053 ,  H01L21/0228

Abstract: A method for manufacturing a protective layer (25) for protecting an intermediate structural layer (22) against etching with hydrofluoric acid (HP), the intermediate structural layer (22) being made of a material that can be etched or damaged by hydrofluoric acid, the method comprising the steps of: forming a first layer of aluminium oxide, by atomic layer deposition, on the intermediate structural layer (22); performing a thermal crystallization process on the first layer of aluminium oxide, forming a first intermediate protective layer (25a),- forming a second layer of aluminium oxide, by atomic layer deposition, above the first intermediate protective layer; and performing a thermal crystallisation process on the second layer of aluminium oxide, forming a second intermediate protective layer (25b) and thereby completing the formation of the protective layer (25). The method for forming the protective layer (25) can be used, for example, during the manufacturing steps of an inertial sensor such as a gyroscope or an accelerometer.

Abstract translation: 一种用于制造用于保护中间结构层（22）以防止用氢氟酸（HP）蚀刻的保护层（25）的方法，所述中间结构层（22）由可被氢氟酸蚀刻或损坏的材料制成， 该方法包括以下步骤：通过原子层沉积在中间结构层（22）上形成第一氧化铝层; 在第一氧化铝层上进行热结晶处理，形成第一中间保护层（25a）， - 通过原子层沉积形成第二层氧化铝，在第一中间保护层上方; 以及对所述第二氧化铝层进行热结晶处理，形成第二中间保护层（25b），从而完成所述保护层（25）的形成。 形成保护层（25）的方法可以用于例如陀螺仪或加速度计等惯性传感器的制造步骤。

公开(公告)号：WO2012097234A3

公开(公告)日：2012-09-13

申请号：PCT/US2012021218

申请日：2012-01-13

Applicant: CAVENDISH KINETICS INC ,  RENAULT MICKAEL ,  LACEY JOSEPH DAMIAN GORDON ,  JOSHI VIKRAM ,  MAGUIRE THOMAS L

Inventor： RENAULT MICKAEL ,  LACEY JOSEPH DAMIAN GORDON ,  JOSHI VIKRAM ,  MAGUIRE THOMAS L

IPC: B81C1/00

CPC classification number: B81B3/0072 ,  B81B2203/0118 ,  B81B2203/0307 ,  B81B2207/096 ,  B81C1/00039 ,  B81C1/00333 ,  B81C1/00476 ,  B81C2201/0132 ,  B81C2201/014 ,  B81C2203/0145 ,  B81C2203/0714

Abstract: The present invention generally relates to methods for producing MEMS or NEMS devices and the devices themselves. A thin layer of a material having a lower recombination coefficient as compared to the cantilever structure may be deposited over the cantilever structure, the RF electrode and the pull-off electrode. The thin layer permits the etching gas introduced to the cavity to decrease the overall etchant recombination rate within the cavity and thus, increase the etching rate of the sacrificial material within the cavity. The etchant itself may be introduced through an opening in the encapsulating layer that is linearly aligned with the anchor portion of the cantilever structure so that the topmost layer of sacrificial material is etched first. Thereafter, sealing material may seal the cavity and extend into the cavity all the way to the anchor portion to provide additional strength to the anchor portion.

Abstract translation: 本发明一般涉及用于生产MEMS或NEMS装置和装置本身的方法。 与悬臂结构相比，具有较低复合系数的材料的薄层可以沉积在悬臂结构，RF电极和拉出电极上。 薄层允许引入空腔的蚀刻气体降低空腔内的整体蚀刻剂复合速率，从而提高空腔内的牺牲材料的蚀刻速率。 蚀刻剂本身可以通过与悬臂结构的锚固部分线性对准的封装层中的开口引入，使得首先蚀刻最顶层的牺牲材料。 此后，密封材料可以密封空腔并且一直延伸到空腔中，以锚定部分，以向锚固部分提供额外的强度。

公开(公告)号：WO2012097234A2

公开(公告)日：2012-07-19

申请号：PCT/US2012/021218

申请日：2012-01-13

Applicant: CAVENDISH KINETICS, INC ,  RENAULT, Mickael ,  LACEY, Joseph Damian Gordon ,  JOSHI, Vikram ,  MAGUIRE, Thomas L.

Inventor： RENAULT, Mickael ,  LACEY, Joseph Damian Gordon ,  JOSHI, Vikram ,  MAGUIRE, Thomas L.

IPC: B81C1/00

CPC classification number: B81B3/0072 ,  B81B2203/0118 ,  B81B2203/0307 ,  B81B2207/096 ,  B81C1/00039 ,  B81C1/00333 ,  B81C1/00476 ,  B81C2201/0132 ,  B81C2201/014 ,  B81C2203/0145 ,  B81C2203/0714

Abstract: The present invention generally relates to methods for producing MEMS or NEMS devices and the devices themselves. A thin layer of a material having a lower recombination coefficient as compared to the cantilever structure may be deposited over the cantilever structure, the RF electrode and the pull-off electrode. The thin layer permits the etching gas introduced to the cavity to decrease the overall etchant recombination rate within the cavity and thus, increase the etching rate of the sacrificial material within the cavity. The etchant itself may be introduced through an opening in the encapsulating layer that is linearly aligned with the anchor portion of the cantilever structure so that the topmost layer of sacrificial material is etched first. Thereafter, sealing material may seal the cavity and extend into the cavity all the way to the anchor portion to provide additional strength to the anchor portion.

Abstract translation: 本发明一般涉及用于生产MEMS或NEMS装置和装置本身的方法。 与悬臂结构相比，具有较低复合系数的材料的薄层可以沉积在悬臂结构，RF电极和拉出电极上。 薄层允许引入空腔的蚀刻气体降低空腔内的整体蚀刻剂复合速率，从而提高空腔内的牺牲材料的蚀刻速率。 蚀刻剂本身可以通过与悬臂结构的锚固部分线性对准的封装层中的开口引入，使得首先蚀刻最顶层的牺牲材料。 此后，密封材料可以密封空腔并且一直延伸到空腔中，以锚定部分，以向锚固部分提供额外的强度。

公开(公告)号：WO2011128188A2

公开(公告)日：2011-10-20

申请号：PCT/EP2011/054362

申请日：2011-03-22

Applicant: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK ,  KAYNAK, Mehmet ,  TILLACK, Bernd ,  SCHOLZ, René

Inventor： KAYNAK, Mehmet ,  TILLACK, Bernd ,  SCHOLZ, René

IPC: B81C1/00

CPC classification number: B81C1/00587 ,  B81B2207/015 ,  B81B2207/07 ,  B81C2201/014

Abstract: In einem Verfahren zur Herstellung eines MEMS Bauelements, bei dem im Zuge einer Herstellung des Mehrebenen-Leitbahnschichtstapels zur Verbindung mikroelektronischer Schaltungen gleichzeitig später freizulegende mikromechanische Strukturelemente (7, 8, 9) eingebettet werden, wird anschließendeine Ausnehmung von einer Substratrückseite (R) bis zur dem Mehrebenen-Leitbahnschichtstapel hergestellt, und dann die mikromechanischen Strukturelemente im Mehrebenen-Leitbahnschichtstapel durch die Ausnehmung hindurch freigelegt. Zur Erhöhung der Prozessgenauigkeit wird schon im Zuge der Herstellung des Mehrebenen-Leitbahnschichtstapels oder sogar im Front end of Line eine Referenzmaske (22) zur Definition einer lateralen Position oder einer lateralen Erstreckung derfreizulegenden mikromechanischen Strukturelemente (7, 8, 9) hergestellt, wobei die Referenzmaske (22) auf der Substratvorderseite zwischen dem Substrat und dem Mehrebenen-Leitbahnschichtstapel oder in einer im Vergleich mit dem Strukturelement dem Substrat (1) näher gelegenen Schicht des Mehrebenen- Leitbahnschichtstapels angeordnet wird.

Abstract translation: 被嵌入在一种用于制造MEMS装置，其中在生产所述多级Leitbahnschichtstapels的用于同时或随后连接微电子电路的过程中被暴露的微机械的结构元件（7，8，9），在基板背面侧的anschließendeine凹部（R）的 多级Leitbahnschichtstapel制备，然后通过在所述多级Leitbahnschichtstapel通过凹部微机械结构元件露出。 为了提高加工精度是已经在生产多级Leitbahnschichtstapels的过程中或甚至在线路的前端的基准掩模（22），以限定一个横向位置或侧向延伸derfreizulegenden微机械结构元件（7，8，9），使用参考掩模 （22）被设置在所述基板和所述多级Leitbahnschichtstapel之间或在与基板（1）更接近多级Leitbahnschichtstapels的层的结构元件的比较基板正面。

公开(公告)号：WO2008140815A1

公开(公告)日：2008-11-20

申请号：PCT/US2008/006061

申请日：2008-05-12

Applicant: ISHII, Fusao

Inventor： ISHII, Fusao

IPC: H01L21/00

CPC classification number: G02B26/0841 ,  B81B2201/047 ,  B81B2203/0181 ,  B81C1/00801 ,  B81C2201/014 ,  B81C2203/0735 ,  B81C2203/0771

Abstract: This invention discloses a MEMS device supported on a substrate formed with electric circuit thereon. The MEMS device includes at least an electrode connected to the circuit and at least a movable element that is controlled by the electrode. The MEMS device further includes a conformal protective layer over the electrode and the circuit wherein the protective layer is semiconductor-based material. In a preferred embodiment, the MEMS device is a micromirror and the semiconductor material is one of a group of materials consisting of Si, SiC, Ge, SiGe, SiNi and SiW.

Abstract translation: 本发明公开了一种支撑在其上形成有电路的基板上的MEMS器件。 MEMS器件至少包括连接到电路的电极和至少由电极控制的可移动元件。 MEMS器件还包括在电极和电路上的共形保护层，其中保护层是基于半导体的材料。 在优选实施例中，MEMS器件是微镜，并且半导体材料是由Si，SiC，Ge，SiGe，SiNi和SiW组成的一组材料之一。

公开(公告)号：WO2008084365A2

公开(公告)日：2008-07-17

申请号：PCT/IB2007/055353

申请日：2007-12-31

Applicant: NXP B.V. ,  KNOTTER, Dirk, M. ,  DEN DEKKER, Arnoldus ,  KOSTER, Ronald ,  VAN SCHAIJK, Robertus, T., F.

Inventor： KNOTTER, Dirk, M. ,  DEN DEKKER, Arnoldus ,  KOSTER, Ronald ,  VAN SCHAIJK, Robertus, T., F.

IPC: B81C1/00

CPC classification number: B81C1/00595 ,  B81C2201/014

Abstract: The present invention relates to a method for etching a feature in an etch layer that has a thickness of more than 2 micrometer from an initial contact face for the etchant to an opposite bottom face of the etch layer, at a lateral feature position in the etch layer and with a critical lateral extension at the bottom face. The method comprises fabricating, at the lateral feature position on the substrate layer, a mask feature from a mask-layer material, the mask feature having the critical lateral extension. The etch layer is deposited to a thickness of more than 2 micrometer, on the mask feature and on the substrate layer, from an etch-layer material, which is selectively etchable relative to the mask-layer material. Then, the feature is etched in the etch layer at the first lateral position with a lateral extension larger than the crit ical lateral extensio n, using an etchant that selectively removes the etch layer-material relative to the mask-layer material.

Abstract translation: 本发明涉及一种用于蚀刻蚀刻层中的特征的方法，该特征从蚀刻剂的初始接触面到蚀刻层的相对底面具有大于2微米的厚度， 在蚀刻层中的横向特征位置处并且在底面处具有临界横向延伸。 该方法包括在衬底层上的横向特征位置处制造来自掩模层材料的掩模特征，该掩模特征具有临界横向延伸。 蚀刻层被沉积到掩模特征上和衬底层上超过2微米的厚度，由可相对于掩模层材料选择性蚀刻的蚀刻层材料沉积。 然后，使用相对于掩模层材料选择性地移除蚀刻层材料的蚀刻剂，在横向延伸大于临界横向延伸n的第一横向位置蚀刻层中的特征被蚀刻。

公开(公告)号：WO2007084317A2

公开(公告)日：2007-07-26

申请号：PCT/US2007/000698

申请日：2007-01-11

Applicant: QUALCOMM INCORPORATED ,  CHUNG, Wonsuk ,  ZEE, Steve ,  SASAGAWA, Teruo

Inventor： CHUNG, Wonsuk ,  ZEE, Steve ,  SASAGAWA, Teruo

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81B2201/047 ,  B81C2201/014 ,  G02B26/001 ,  Y10T428/31678

Abstract: The fabrication of a MEMS device such as an interferometric modulator is improved by employing an etch stop layer 104b between a sacrificial layer and an electrode 14a, 14b, 14c. The etch stop 104b may reduce undesirable over-etching of the sacrificial layer and the electrode 14a, 14b, 14c. The etch stop layer 104b may also serve as a barrier layer, buffer layer, and/or template layer. The etch stop layer 104b may include silicon-rich silicon nitride.

Abstract translation: 通过在牺牲层和电极14a，14b，14c之间采用蚀刻停止层104b来改善诸如干涉式调制器之类的MEMS器件的制造。 蚀刻停止件104b可以减少牺牲层和电极14a，14b，14c的不希望的过蚀刻。 蚀刻停止层104b也可以用作阻挡层，缓冲层和/或模板层。 蚀刻停止层104b可以包括富硅的氮化硅。