中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

825 records (took 0.021 seconds)

    PROCÉDÉ DE FABRICATION DE PUCES DE CIRCUITS INTÉGRÉS
    152.
    发明专利
    PROCÉDÉ DE FABRICATION DE PUCES DE CIRCUITS INTÉGRÉS 未知

    公开(公告)号：FR2969376A1

    公开(公告)日：2012-06-22

    申请号：FR1060639

    申请日：2010-12-16

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： CHAPELON LAURENT-LUC ,  CUZZOCREA JULIEN

    IPC: H01L21/77 ,  H01L21/822

    Abstract: Procédé de fabrication de puces de circuits intégrés, comprenant : réaliser des portions d'affaiblissement (13) dans une plaquette de substrat (10), autour d'une pluralité d'emplacements (15) ; réaliser une pluralité de puces de circuits intégrés (36) dans lesdits emplacements, incluant respectivement les portions de ladite plaquette de substrat correspondant auxdits emplacements ; et détruire lesdites portions d'affaiblissement (13) de façon à singulariser des puces de circuits intégrés.

    PROCEDE DE REALISATION DE STRUCTURES INTEGREES TRIDIMENSIONNELLES
    153.
    发明专利
    PROCEDE DE REALISATION DE STRUCTURES INTEGREES TRIDIMENSIONNELLES 未知

    公开(公告)号：FR2968834A1

    公开(公告)日：2012-06-15

    申请号：FR1060344

    申请日：2010-12-10

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： CHAPELON LAURENT-LUC

    IPC: H01L27/06

    Abstract: Procédé de réalisation de structures intégrées tridimensionnelles comprenant : a) un assemblage sur plusieurs premiers circuits intégrés (IC1) réalisés au sein d'une plaque semi-conductrice de plusieurs deuxièmes circuits intégrés (IC2) ; b) un dépôt d'une couche de résine encapsulant les deuxièmes circuits intégrés (IC2) et comblant les espaces latéraux entre les deuxièmes circuits intégrés (IC2) ; c) un amincissement des substrats des premiers (IC1) ou des deuxièmes circuits intégrés (IC2) en utilisant comme poignée de maintien la couche de résine ou le substrat des premiers circuits intégrés ; d) une réalisation d'au moins une liaison traversante électriquement conductrice dans le substrat de chaque circuit intégré aminci ; et e) une découpe des assemblages des premiers (IC1) et deuxièmes circuits intégrés (IC2) de manière à former les structures intégrées tridimensionnelles.

    DISPOSITIF SEMI-CONDUCTEUR COMPRENANT UN CONDENSATEUR ET UN VIA DE CONNEXION ÉLECTRIQUE ET PROCÉDÉ DE FABRICATION
    154.
    发明专利
    DISPOSITIF SEMI-CONDUCTEUR COMPRENANT UN CONDENSATEUR ET UN VIA DE CONNEXION ÉLECTRIQUE ET PROCÉDÉ DE FABRICATION 未知

    公开(公告)号：FR2968129A1

    公开(公告)日：2012-06-01

    申请号：FR1059917

    申请日：2010-11-30

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

    Inventor： JOBLOT SYLVAIN ,  FARCY ALEXIS ,  CARPENTIER JEAN-FRANCOIS ,  BAR PIERRE

    IPC: H01L23/50 ,  H01G4/236 ,  H01G4/33 ,  H01L21/48

    Abstract: Dispositif semi-conducteur et procédé pour sa fabrication, dans lesquels une plaquette diélectrique (17) est munie, au-dessus d'une face avant (10a), d'un moyen de connexion électrique avant (13) comprenant une portion de connexion électrique (14) parallèle à cette face avant, un trou borgne (21) traversant la plaquette et découvrant au moins partiellement une face arrière de la portion de connexion électrique (14) étant aménagé. Un condensateur traversant (30) est formé dans le trou borgne (21) et comprend une couche conductrice (24) couvrant la paroi latérale et la portion de connexion électrique (14) et formant une électrode externe (32), une couche intermédiaire diélectrique (27) couvrant la couche conductrice ci-dessus (24) et formant une membrane diélectrique (33), et un matériau conducteur de remplissage (28a, 29a), remplissant au moins partiellement la couche intermédiaire diélectrique (27) et formant une électrode interne (34). Un moyen de connexion électrique arrière (35) est relié à l'électrode interne (34).

    CIRCUIT INTÉGRÉ AVEC PROTECTION CONTRE DES EXTRUSIONS DE CUIVRE
    155.
    发明专利
    CIRCUIT INTÉGRÉ AVEC PROTECTION CONTRE DES EXTRUSIONS DE CUIVRE 未知

    公开(公告)号：FR2967299A1

    公开(公告)日：2012-05-11

    申请号：FR1059295

    申请日：2010-11-10

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： CREMER SEBASTIEN ,  GAILLARD SEBASTIEN

    IPC: H01L21/8242 ,  G11C11/24 ,  G11C11/40

    Abstract: Circuit intégré (CI) comprenant un élément (CDS) disposé dans une région isolante (RIS56) adjacente à un niveau de métallisation en cuivre (M5) et comportant une couche barrière (CH) au contact du niveau de métallisation (M5), ledit élément (CDS) étant électriquement connecté à et espacé par rapport à une ligne en cuivre (LCU) dudit niveau de métallisation (M5) au moyen d'une liaison électrique (VX, VX1) traversant ladite couche barrière (CH) et comprenant un matériau électriquement conducteur différent du cuivre en contact direct avec ladite ligne en cuivre (LCU).

    PROCÉDÉ DE FABRICATION DE TRANSISTORS MOS A DIFFÉRENTS TYPES D'EMPILEMENTS DE GRILLES
    157.
    发明专利
    PROCÉDÉ DE FABRICATION DE TRANSISTORS MOS A DIFFÉRENTS TYPES D'EMPILEMENTS DE GRILLES 未知

    公开(公告)号：FR2965661A1

    公开(公告)日：2012-04-06

    申请号：FR1058024

    申请日：2010-10-04

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： HUGUENIN JEAN-LUC ,  BIDAL GREGORY

    IPC: H01L21/8249 ,  H01L21/78

    Abstract: L'invention concerne un procédé de fabrication de trois types de transistors MOS dans trois régions d'un même substrat, comprenant : formation d'une première couche isolante, élimination de la première couche isolante dans les première et deuxième régions, formation d'une couche d'oxyde de silicium, dépôt d'une couche isolante de constante diélectrique au moins deux fois supérieure à l'oxyde de silicium, dépôt d'une première couche conductrice récupératrice d'oxygène, élimination de la première couche conductrice dans les deuxième et troisième régions, et recuit.

Patent Agency Ranking