公开(公告)号：FR3007520A1

公开(公告)日：2014-12-26

申请号：FR1356085

申请日：2013-06-25

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： FIORI VINCENT ,  BAR PIERRE ,  GALLOIS-GARREIGNOT SEBASTIEN

IPC: G01L1/20 ,  H01L21/66

Abstract: Système comprenant : - un objet (OBJ) comprenant au moins quatre résistances planes (R1, R2, R3, R4) disposées sur une même surface plane de l'objet, l'une au moins des résistances (R4) ayant une géométrie différente des autres, - des moyens configurés pour mesurer une variation de résistance desdites résistances (MRES), - des moyens configurés pour déterminer un champ de contraintes à partir d'un système d'équations faisant intervenir ledit champ de contraintes, des valeurs de variations de valeurs résistives mesurées et des paramètres de sensibilité des résistances (DCHP). L'invention concerne aussi un procédé de détermination d'un champ de contraintes.

公开(公告)号：FR2968129A1

公开(公告)日：2012-06-01

申请号：FR1059917

申请日：2010-11-30

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： JOBLOT SYLVAIN ,  FARCY ALEXIS ,  CARPENTIER JEAN-FRANCOIS ,  BAR PIERRE

IPC: H01L23/50 ,  H01G4/236 ,  H01G4/33 ,  H01L21/48

Abstract: Dispositif semi-conducteur et procédé pour sa fabrication, dans lesquels une plaquette diélectrique (17) est munie, au-dessus d'une face avant (10a), d'un moyen de connexion électrique avant (13) comprenant une portion de connexion électrique (14) parallèle à cette face avant, un trou borgne (21) traversant la plaquette et découvrant au moins partiellement une face arrière de la portion de connexion électrique (14) étant aménagé. Un condensateur traversant (30) est formé dans le trou borgne (21) et comprend une couche conductrice (24) couvrant la paroi latérale et la portion de connexion électrique (14) et formant une électrode externe (32), une couche intermédiaire diélectrique (27) couvrant la couche conductrice ci-dessus (24) et formant une membrane diélectrique (33), et un matériau conducteur de remplissage (28a, 29a), remplissant au moins partiellement la couche intermédiaire diélectrique (27) et formant une électrode interne (34). Un moyen de connexion électrique arrière (35) est relié à l'électrode interne (34).

公开(公告)号：FR2951026A1

公开(公告)日：2011-04-08

申请号：FR0956868

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： PETIT DAVID ,  JOBLOT SYLVAIN ,  BAR PIERRE ,  CARPENTIER JEAN-FRANCOIS ,  DAUTRICHE PIERRE

IPC: H01L41/22 ,  H03H9/15

Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs (11), chaque résonateur comportant, au dessus d'un substrat semiconducteur (3), un empilement de couches comprenant, dans l'ordre à partir de la surface du substrat : un miroir de Bragg (7) ; une couche de compensation (13) en un matériau ayant un coefficient de température de la vitesse acoustique de signe opposé à celui de l'ensemble des autres couches de l'empilement ; et un résonateur piézoélectrique (5), ce procédé comportant les étapes successives suivantes : a) déposer la couche de compensation (13) ; et b) réduire les inégalités d'épaisseur de la couche de compensation liées au procédé de dépôt, de sorte que cette couche présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque résonateur BAW.

公开(公告)号：FR3018953A1

公开(公告)日：2015-09-25

申请号：FR1452280

申请日：2014-03-19

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  TALUY ALISEE ,  KOKSHAGINA OLGA

IPC: H01L23/367 ,  H01L23/538

Abstract: L'invention concerne un dispositif comprenant : une puce (1) montée sur un interposeur (3) ; une couche électriquement isolante (27) revêtant la face supérieure (7) de l'interposeur autour de la puce ; des premières lignes métalliques (31) reposant sur la face supérieure de l'interposeur et étant disposées entre des éléments conducteurs de connexion à la puce, au moins une extrémité de chaque première ligne étant disposée au-delà de la projection de la puce sur l'interposeur ; et des vias thermiquement conducteurs (35) reliant lesdites au moins une extrémité (34) à un radiateur (29) reposant sur la face supérieure du dispositif.

公开(公告)号：FR3011120A1

公开(公告)日：2015-03-27

申请号：FR1359150

申请日：2013-09-24

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： TALUY ALISEE ,  BAR PIERRE ,  KOKSHAGINA OLGA ,  LHOSTIS SANDRINE

IPC: H01L23/373 ,  H01L21/76 ,  H01L21/98 ,  H01L23/538

Abstract: L'invention concerne un dispositif (15) comprenant une puce (3) de circuits intégrés, un support (5), une couche (17) disposée entre la puce de circuits intégrés et le support, et des éléments conducteurs (9) adaptés à conduire électriquement reliant la puce de circuits intégrés au support à travers la couche, la couche comprenant des particules métalliques (19) réparties dans un matériau isolant électriquement (21), chaque élément conducteur électriquement étant revêtu latéralement d'une gaine isolante électriquement (23).

公开(公告)号：FR3006807A1

公开(公告)日：2014-12-12

申请号：FR1355220

申请日：2013-06-06

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  GOUSSEAU SIMON ,  BEILLIARD YANN

IPC: H01L23/52 ,  H01L23/36

Abstract: Procédé de réalisation d'au moins une liaison traversante électriquement conductrice (LTE) au sein d'un support (SUP), comprenant : - une formation d'une cavité (CV) dans le support depuis une première face (BF) du support jusqu'à déboucher sur une portion électriquement conductrice (POR), - une formation d'une couche électriquement conductrice (CEE) au fond et sur les parois de la cavité et au moins partiellement sur la première face à l'extérieur de la cavité, Le procédé comprend en outre un remplissage au moins partiel de ladite cavité par au moins un matériau à changement de phase (MAT). L'invention vise également une structure intégrée tridimensionnelle.

公开(公告)号：FR2973569A1

公开(公告)日：2012-10-05

申请号：FR1152819

申请日：2011-04-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： PETIT DAVID ,  BAR PIERRE ,  JOBLOT SYLVAIN

IPC: H01L23/66 ,  H01L21/762 ,  H05K13/04

Abstract: Procédé de fabrication d'un circuit intégré comportant au moins un composant haute fréquence, comprenant les étapes suivantes : - formation d'une couche isolante (ISO) sur une première face d'une première plaque de silicium (P1) ; - formation d'une pluralité de cavités (CV) débouchant sur une première face d'une deuxième plaque de silicium (P2) ; - assemblage de la première plaque recouverte de la couche isolante (ISO) et de la deuxième plaque (P2) de façon à positionner les cavités au voisinage de la couche isolante (ISO) ; - retrait d'une partie (PAR) de la première plaque (P1) de façon à laisser subsister une couche résiduelle de silicium (RES) sur la couche isolante (ISO) ; - formation dudit composant haute fréquence dans et/ou au dessus de la couche résiduelle de silicium (RES), au dessus de certaines au moins des cavités.

公开(公告)号：FR2968130A1

公开(公告)日：2012-06-01

申请号：FR1059919

申请日：2010-11-30

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： JOBLOT SYLVAIN ,  FARCY ALEXIS ,  CARPENTIER JEAN-FRANCOIS ,  BAR PIERRE

IPC: H01L23/50 ,  H01G4/236 ,  H01G4/33 ,  H01L21/48 ,  H01L21/768

Abstract: Dispositif semi-conducteur et procédé pour sa fabrication, dans lesquels une plaquette (11a) présente une face avant (24) et une face arrière (31a) et un trou borgne principal (17a) est aménagé dans sa face avant ; un condensateur traversant (38) est formé dans le trou borgne principal et comprend une couche externe conductrice couvrant la paroi latérale et le fond du trou borgne principal et formant une électrode externe (40), une couche intermédiaire diélectrique couvrant la paroi latérale et le fond de la couche externe formant une membrane diélectrique (42), et un matériau conducteur de remplissage, remplissant au moins partiellement la couche intermédiaire diélectrique et formant une électrode interne (41), de telle sorte que les parties cylindriques de l'électrode externe, de la couche intermédiaire diélectrique et de l'électrode interne présentent des extrémités avant situées dans le plan (24) de la face avant de la plaquette ; un trou arrière secondaire (33) est aménagé dans la face arrière (31a) de la plaquette, découvrant au moins partiellement le fond (35) de l'électrode externe (40) ; et un moyen de connexion électrique arrière (36) en contact sur le fond (40) de l'électrode externe (40) au travers du trou arrière secondaire (33).

公开(公告)号：FR2951026B1

公开(公告)日：2011-12-02

申请号：FR0956868

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： PETIT DAVID ,  JOBLOT SYLVAIN ,  BAR PIERRE ,  CARPENTIER JEAN-FRANCOIS ,  DAUTRICHE PIERRE

IPC: H01L41/22 ,  H03H9/15

公开(公告)号：FR3091410A1

公开(公告)日：2020-07-03

申请号：FR1874151

申请日：2018-12-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： RISTOIU DELIA ,  BAR PIERRE ,  LEVERD FRANÇOIS

IPC: H01L21/311 ,  G02B6/43

Abstract: Procédé de gravure La présente description concerne un procédé de formation d'une cavité (30) traversant un empilement (10) de couches (6, 8) incluant une couche inférieure (61) dont une première portion (24) présente localement une surépaisseur, le procédé comprenant une première étape de gravure non sélective et une deuxième étape de gravure sélective à l'aplomb de la première portion (24). Figure pour l'abrégé : Fig. 6