公开(公告)号：KR100422371B1

公开(公告)日：2004-03-11

申请号：KR1020010030447

申请日：2001-05-31

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  김홍주 ,  이진호 ,  조경익

IPC: H01J1/30 ,  C01B31/02

Abstract: PURPOSE: A field emission display device is provided to improve a yield of the field emission display device by forming a TFT(Thin Film Transistor) having an off-set region and a field emitter in the inside of dot pixels of a lower substrate. CONSTITUTION: A channel(402) of a TFT is formed on a part of an organic substrate(401). The channel(402) is formed with undoped poly-crystalline silicon. A source(403) and a drain(404) are formed on both sides of the channel(402). The source(403) and the drain(404) are formed with doped poly-crystalline silicon. A gate insulating layer(405) is formed on the substrate(401) including the channel(402), the source(403), and the drain(404) of the TFT. The gate insulating layer(405) is formed an oxide layer. A gate(406) is formed on a part of the gate insulating layer(405). The gate(406) is formed with metal or doped poly-crystalline silicon. The gate(406) is vertically overlapped with a part of the source(403) and the channel(402). The gate(406) is not overlapped with the drain(404). An interlayer dielectric(407) is formed on the substrate(401). A drain electrode(408) is formed on a part of the interlayer dielectric(407). A buffer electrode(409) is formed on a part of the drain electrode(408). A field emission layer(410) is formed on formed on a part of the buffer electrode(409). A transparent electrode(422) is formed on a glass substrate(421). A plurality of dot pixels including fluorescent materials(423) are formed on the transparent electrode(422).

Abstract translation: 目的：通过在下基板的点像素内部形成具有偏移区域和场致发射体的TFT（薄膜晶体管），来提供场发射显示装置以提高场发射显示装置的成品率。 构成：TFT的沟道（402）形成在有机衬底（401）的一部分上。 沟道（402）由未掺杂的多晶硅形成。 源（403）和漏（404）形成在沟道（402）的两侧。 源极（403）和漏极（404）由掺杂的多晶硅形成。 在包括TFT的沟道（402），源极（403）和漏极（404）的衬底（401）上形成栅绝缘层（405）。 栅极绝缘层（405）形成为氧化物层。 栅极（406）形成在栅极绝缘层（405）的一部分上。 栅极（406）由金属或掺杂多晶硅形成。 栅极（406）与源极（403）和沟道（402）的一部分垂直重叠。 栅极（406）不与漏极（404）重叠。 层间电介质（407）形成在衬底（401）上。 漏电极（408）形成在层间电介质（407）的一部分上。 缓冲电极（409）形成在漏电极（408）的一部分上。 场发射层（410）形成在缓冲电极（409）的一部分上。 透明电极（422）形成在玻璃基板（421）上。 包括荧光材料（423）的多个点像素形成在透明电极（422）上。

公开(公告)号：KR1020030056572A

公开(公告)日：2003-07-04

申请号：KR1020010086834

申请日：2001-12-28

Applicant: 한국전자통신연구원

Inventor： 조영래 ,  김도형 ,  안성덕 ,  송윤호 ,  이진호 ,  조경익

IPC: H01J1/304 ,  C01B31/02

CPC classification number: H01J1/3048 ,  H01J9/025 ,  Y10S977/939 ,  H01J1/304 ,  C01B32/05

Abstract: PURPOSE: A cathode for a field emission display is provided to distribute uniformly the electric field to an emitter by forming a catalytic layer at a side portion of a gate hole and growing the emitter on the catalytic layer. CONSTITUTION: A cathode for a field emission display includes a substrate(200), a catalytic layer(230), a dielectric layer(240), a gate electrode(250), an emitter(280), and a gate hole(270). The catalytic layer, the dielectric layer, the gate electrode, and the emitter are stacked on the substrate. The substrate is exposed by the gate hole. The gate electrode and the catalytic layer are formed at both sides of the gate hole, respectively. The gate electrode and the catalytic layer are located at positions of different height, respectively. A buffer layer is formed on an exposed surface of the gate electrode.

Abstract translation: 目的：提供用于场致发射显示器的阴极，通过在栅极孔的侧部形成催化剂层并在催化剂层上生长发射体，均匀地将电场分布到发射极。 构成：用于场发射显示器的阴极包括基底（200），催化层（230），电介质层（240），栅电极（250），发射极（280）和栅极孔（270） 。 催化剂层，电介质层，栅电极和发射极层叠在基板上。 基板被栅极孔暴露。 栅电极和催化剂层分别形成在栅极孔的两侧。 栅电极和催化层分别位于不同高度的位置。 在栅电极的露出表面上形成缓冲层。

公开(公告)号：KR100362376B1

公开(公告)日：2002-11-23

申请号：KR1020000041574

申请日：2000-07-20

Applicant: 한국전자통신연구원

Inventor： 조영래 ,  이진호 ,  정문연 ,  강승열 ,  송윤호 ,  조경익

IPC: H01J1/30

Abstract: 본 발명은 전자소자의 진공패키징 기술에 관한 것이다. 전자소자로는 평판표시소자, 각종 센서, 엑튜에이터 등이 포함되며 특히 자발광 평판표시소자인 전계발광 표시소자와 플라즈마 디스플레이의 패널의 진공패키징에 본 발명의 기술을 적용한다.
전자소자의 진공패키징을 위한 평탄화장치는 프릿유리가 도포된 기판이 안착되는 안착수단과, 상기 안착수단에 대해 상대적인 운동을 하면서 상기 기판에 도포된 프릿유리를 압착하는 압착수단, 및 상기 안착수단과 압착수단 사이의 간격을 조절하여 상기 프릿유리의 압착정도를 조절하는 조절수단을 포함한다. 또한, 진공패키징 방법은 상기 상부기판과 하부기판 중 어느 하나의 기판에 프릿유리를 도포하는 제 1 단계와; 상기 기판에 도포된 프릿유리를 건조시키는 제 2 단계; 상기 건조된 프릿유리를 압착하여 상기 프릿유리의 두께를 조절함과 아울러 평탄화하는 제 3 단계; 및 상기 평탄화된 프릿유리를 예비소결하고 상기 두 기판을 정렬하며, 상기 프릿유리를 소결시켜 상기 두 기판을 실링하는 제 4 단계를 포함한다.
이러한 본 발명에 따르면, 프릿유리의 건조공정에 이어서 연속적으로 프릿유리의 평탄화공정을 수행하기 때문에 프릿유리의 두께를 쉽게 조절할 수 있으며, 상부기판과 하부기판을 수월하게 정렬할 수 있다. 또한, 프릿유리를 사용한 진공패키징 공정시 유리기판의 파손을 줄일 수 있으며, 국부적인 표면가열방법으로 프릿유리를 소결시켜 상부기판과 하부기판을 실링시킬 수 있다.

公开(公告)号：KR1020020058638A

公开(公告)日：2002-07-12

申请号：KR1020000086752

申请日：2000-12-30

Applicant: 한국전자통신연구원

Inventor： 황치선 ,  송윤호 ,  이진호 ,  조경익

IPC: H01L21/336

Abstract: PURPOSE: A fabrication method of TFTs(Thin Film Transistors) is provided to improve an operational characteristic, a manufacturing time, and a manufacturing cost by forming a thin active layer without a damage. CONSTITUTION: After forming a gate electrode(32) on a substrate(31), an isolating layer(33), an active layer(34) and an n+ doped layer(35) are sequentially and continuously formed. Then, a pattern is formed to enclose the upper portion of the gate electrode(32) by selectively etching the n+ doped layer(35) and the active layer(34). After depositing a metal layer(36) on the entire surface of the resultant structure, a source and a drain are formed on the resultant structure with a defined interval each other by selectively removing the metal layer(36). Then, the active layer(34) is partially exposed without a damage by selectively etching the n+ doped layer(35) using a high etch selectivity rate of the active layer(34).

Abstract translation: 目的：提供TFT（薄膜晶体管）的制造方法，通过在没有损坏的情况下形成薄的活性层来提高操作特性，制造时间和制造成本。 构成：在基板（31）上形成栅电极（32）之后，依次连续地形成隔离层（33），有源层（34）和n +掺杂层（35）。 然后，通过选择性地蚀刻n +掺杂层（35）和有源层（34），形成图案以包围栅电极（32）的上部。 在所得结构的整个表面上沉积金属层（36）之后，通过选择性地去除金属层（36），在所得结构上以规定的间隔形成源极和漏极。 然后，通过使用有源层（34）的高蚀刻选择率选择性蚀刻n +掺杂层（35），有源层（34）被部分地暴露而没有损坏。

公开(公告)号：KR1020020051592A

公开(公告)日：2002-06-29

申请号：KR1020000080988

申请日：2000-12-23

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  조경익 ,  강영일

IPC: H01J1/30 ,  C01B31/02 ,  B82Y40/00

Abstract: PURPOSE: A triode-type field emission device with a carbon nanotube cathode, a triode-type RF vacuum device and a field emission display using it are provided to prevent a short-circuit phenomenon between the carbon nano tube cathode and a gate by forming a sidewall insulating layer and an upper wall insulating layer. CONSTITUTION: A cathode electrode(220) is formed on an insulating substrate(210). The insulating substrate(210) is formed by depositing an oxide layer or a nitride layer on a quartz substrate or a glass substrate or a silicon wafer. The cathode electrode(220) is formed by a metal or a doped semiconductor layer. A cathode(240) is formed on the cathode electrode(220). The cathode(240) is formed by a carbon nano tube. A sidewall insulating layer(250) is formed at a side of the cathode(240). A gate insulating layer(260) is formed on a side portion of a contact portion between the sidewall insulating layer(250) and the cathode electrode(220). A gate(270) is formed on a side portion of a contact portion between the gate insulating layer(260) and the sidewall insulating layer(250).

Abstract translation: 目的：提供一种具有碳纳米管阴极，三极管型RF真空装置和使用其的场发射显示器的三极管型场发射装置，以通过形成碳纳米管阴极和栅极之间的短路现象来防止碳纳米管阴极与栅极之间的短路现象 侧壁绝缘层和上壁绝缘层。 构成：阴极电极（220）形成在绝缘基板（210）上。 绝缘基板（210）通过在石英基板或玻璃基板或硅晶片上沉积氧化物层或氮化物层而形成。 阴极电极（220）由金属或掺杂半导体层形成。 阴极（240）形成在阴极电极（220）上。 阴极（240）由碳纳米管形成。 在阴极（240）的一侧形成有侧壁绝缘层（250）。 栅极绝缘层（260）形成在侧壁绝缘层（250）和阴极电极（220）之间的接触部分的侧部上。 栅极（270）形成在栅极绝缘层（260）和侧壁​​绝缘层（250）之间的接触部分的侧部上。

公开(公告)号：KR100329370B1

公开(公告)日：2002-03-22

申请号：KR1019990059763

申请日：1999-12-21

Applicant: 한국전자통신연구원

Inventor： 강승열 ,  이진호 ,  송윤호 ,  조경익

IPC: H01J1/30

Abstract: 본발명은반도체기술에관한것으로, 특히전계방출소자(field emission device 또는 field emitter)에관한것이며, 더자세히는전계방출소자원뿔형팁 형성에필수적으로사용되는파팅층형성공정에관한것이다. 본발명은대구경의전계방출디스플레이의제작에부적합한전자빔증발기의사용을배제할수 있는전계방출소자제조방법을제공하는데그 목적이있다. 본발명은파팅층으로사용할물질을게이트홀 형성전에증착하고, 게이트홀 형성시함께패터닝한후, 열처리를통해파팅층을확산또는리플로우(reflow)시켜파팅층이게이트홀의입구크기를줄일수 있도록하였다. 본발명을적용하면스퍼터와같은일반증착장비를이용하여파팅층을증착할수 있으므로박막의두께균일도확보가용이하며, 따라서대구경전계방출소자특히, 전계방출디스플레이의제작이가능하도록한다.

公开(公告)号：KR100301242B1

公开(公告)日：2001-09-06

申请号：KR1019980052018

申请日：1998-11-30

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  강승열 ,  최성율 ,  조경익

IPC: H01J31/15

Abstract: 본 발명은 전계 방출 디스플레이 장치에 관한 것이다.
본 발명에 따른 전계 방출 디스플레이 장치는 서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서, 상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지며, 상기 콘트롤 박막 트랜지스터를 소오스와 게이트 전극간에 큰 기생용량을 가지도록 설계함으로써, 메모리 기능을 갖는 액티브 매트릭스 디스플레이 구동이 가능할 뿐만 아니라 종래의 복잡한 메모리 캐패시터 제작공정을 제거할 수 있어 패널의 제작 공정을 매우 단순화시킬 수 있고 또한 픽셀� � 개구율을 크게 증가시킬 수 있다. 또한, 본 발명에서는 기판으로 종래의 단결정 실리콘 웨이퍼 대신에 유리를 사용하기 때문에 대면적의 패널을 값싸게 제조할 수 있을 뿐만 아니라 전계 방출 디스플레이 제작에 필수적인 진공패키징을 용이하게 할 수 있다.

公开(公告)号：KR100296709B1

公开(公告)日：2001-08-07

申请号：KR1019980027617

申请日：1998-07-09

Applicant: 한국전자통신연구원

Inventor： 서경수 ,  이진호 ,  송윤호 ,  조경익 ,  강승열

IPC: H01J1/30

Abstract: 본 발명은 전계방출 디스플레이에 관한 것이다.
종래의 전계방출 디스플레이에 사용되는 형광판은 적색, 녹색 및 청색의 3원색 형광체를 하나의 화소로 하여 동일한 면에 배열한다. 양극 구동 방식의 전계방출 디스플레이용 형광판은 그 구동을 위해 2중 또는 3중 배선 기술을 사용하므로 배선 공정이 복잡하여 수율이 나쁠 뿐만 아니라, 배선의 저항 증가에 따른 전압 강하로 인해 성능이 저하되는 단점이 있다.
따라서, 본 발명에서는 전계방출 디스플레이를 구성하는 형광판의 전도성 필름에 코팅되는 형광체를 적-녹-청-청-녹-적 순으로 배열하여 배선 공정을 단순화한 전계방출 디스플레이가 제시된다.
또한, 본 발명에서는 3원색의 형광체를 구동하기 위해 화소 단위로 하여 다수의 전압 공급기를 연결하므로써 배선 길이 증가에 따른 전압 강하 문제를 해결할 수 있는 전계방출 디스플레이가 제시된다.

公开(公告)号：KR1020010054891A

公开(公告)日：2001-07-02

申请号：KR1019990055883

申请日：1999-12-08

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  정문연 ,  강승열 ,  이진호 ,  조경익

IPC: H01J1/30 ,  C01B31/02

CPC classification number: G09G3/22 ,  G09G2300/0842 ,  H01J1/30 ,  C01B32/05

Abstract: PURPOSE: A high brightness FED is provided to be capable of enabling a low-voltage drive, stabilizing electron emission characteristic, enhancing uniformity and reliability, and removing cross-talk by separating signal lines and acceleration electrodes. CONSTITUTION: Row signal lines(41R) and column signal lines(41C) of stripe shape are formed of metal on a transparent substrate to enable electrical matrix addressing. Film type electric field emitters(42), control devices(43) and addressing devices(44) are formed within respective pixels defined by the row/column signals(41R,41C). The control device(43) is connected to the emitter(42) to control electric field emission current. The addressing device(44) is connected to the control device(43) and the row/column signals(41R,41C) to transfer the scan, data signals of a display to the control device(43).

Abstract translation: 目的：提供高亮度FED，能够实现低电压驱动，稳定电子发射特性，提高均匀性和可靠性，并通过分离信号线和加速电极来消除串扰。 构成：条形状的行信号线（41R）和列信号线（41C）由透明基板上的金属形成，以实现电矩阵寻址。 薄膜型电场发射器（42），控制装置（43）和寻址装置（44）形成在由行/列信号（41R，41C）限定的各个像素内。 控制装置（43）连接到发射极（42）以控制电场发射电流。 寻址装置（44）连接到控制装置（43）和行/列信号（41R，41C）以将扫描数据信号传送到控制装置（43）。

公开(公告)号：KR100288549B1

公开(公告)日：2001-06-01

申请号：KR1019970038668

申请日：1997-08-13

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  강승열 ,  조경익 ,  유형준

IPC: H01J1/30

Abstract: PURPOSE: A field emission display is provided to reduce power consumption and fabricating costs of a field emission display by operating a row drive IC and a column drive IC under a low voltage. CONSTITUTION: Pixels including a field emitter array(10) and an n-channel high voltage thin film transistor(11) are arranged in a matrix shape. A gate and a source of the n-channel high voltage thin film transistor(11) are connected with a row drive IC(20) and a column drive IC(30). A drain of the n-channel high voltage thin film transistor(11) is connected electrically with an emitter electrode of the field emitter array(10). A gate of the field emitter array(10) is connected with a common electrode(40). The field emitter array(10) and the n-channel high voltage thin film transistor(11) are integrated on an insulating substrate.