-
公开(公告)号：KR1020140048746A
公开(公告)日：2014-04-24
申请号：KR1020120115045
申请日：2012-10-16
Applicant: 삼성디스플레이 주식회사 , 국민대학교산학협력단
IPC: H01L29/786 , G02F1/1368 , H01L51/50
CPC classification number: H01L29/78606 , H01L21/28 , H01L27/124 , H01L29/786 , H01L29/78678 , H01L29/7869 , H01L29/78696 , H01L2251/558
Abstract: A thin film transistor array board is provided. A thin film transistor array board according to an embodiment of the present invention includes a substrate, a gate electrode which is located on the substrate, a gate insulating layer which is located on the gate electrode, a semiconductor layer which is located on the gate insulating layer and includes a channel region, a source electrode and a drain electrode which are located on the semiconductor layer and face each other, and a protection layer which covers the source electrode, the drain electrode, and the semiconductor layer. The semiconductor layer includes a first part which is overlapped with the source electrode and the gate electrode, and a second part which is overlapped with the drain electrode and the gate electrode. The first part of the semiconductor layer includes a hill part which protrudes from the first part.
Abstract translation: 提供薄膜晶体管阵列板。 根据本发明实施例的薄膜晶体管阵列板包括衬底，位于衬底上的栅电极，位于栅电极上的栅极绝缘层，位于栅绝缘层上的半导体层 层，并且包括位于半导体层上并且彼此面对的沟道区域，源电极和漏极电极以及覆盖源电极，漏电极和半导体层的保护层。 半导体层包括与源电极和栅电极重叠的第一部分和与漏电极和栅电极重叠的第二部分。 半导体层的第一部分包括从第一部分突出的山部分。
-
12.发明授权광 미분 이상계수를 이용한 비정질 산화물 반도체 박막 트랜지스터의 밴드갭 내 상태밀도 추출 방법 및 그 장치 有权使用光学差分理想因子提取非晶氧化物半导体薄膜半导体状态子像素密度的方法及其设备
公开(公告)号：KR101368972B1
公开(公告)日：2014-03-03
申请号：KR1020130040220
申请日：2013-04-12
Applicant: 국민대학교산학협력단
IPC: H01L21/66 , H01L29/786
CPC classification number: H01L22/12 , H01L22/30 , H01L29/78693
Abstract: A method for extracting state density in a band gap of an amorpous oxide semiconductor thin film transistor by using an optical differential ideality coefficient and a device thereof are provided. The method for extracting state density in a band gap of an amorpous oxide semiconductor thin film transistor includes a step of measuring a darkroom drain current from a darkroom according to a gate voltage and measuring a light reaction drain current according to the gate voltage by emitting light of a light source, a step of calculating a light reaction ideality coefficient and a darkroom ideality coefficient by using the light reaction drain current and the darkroom drain current, and a step of extracting the state density in the band gap of the thin film transistor based on the differentiation of the light reaction ideality coefficient and the darkroom ideality coefficient. The step of extracting the state density extracts genuine state density by de-embedding capacitance formed by free electrons. [Reference numerals] (AA) Start; (BB) End; (S310) Measure a darkroom drain current according to a gate voltage in a darkroom; (S320) Measure a light reaction drain current according to the gate voltage by emitting light of a light source; (S330) Calculate a darkroom ideality coefficient by using the darkroom drain current; (S340) Calculate a light reaction ideality coefficient by using the light reaction drain current; (S350) Calculate light reaction capacitance based on the differentiation of the light reaction ideality coefficient and the darkroom ideality coefficient; (S360) Extract state density from a band gap based on the light reaction capacitance
Abstract translation: 提供了一种通过使用光学差分理想系数提取氧化硅半导体薄膜晶体管的带隙中的状态密度的方法及其装置。 用于提取氧化硅半导体薄膜晶体管的带隙中的状态密度的方法包括根据栅极电压测量来自暗室的暗室漏极电流并根据栅极电压通过发光测量反射漏极电流的步骤 的光源，通过使用光反应漏极电流和暗室漏极电流来计算光反应理想系数和暗室理想系数的步骤，以及提取薄膜晶体管的带隙中的状态密度的步骤 关于光反应理想系数和暗室理想系数的差异。 提取状态密度的步骤通过解嵌入由自由电子形成的电容来提取真实状态密度。 （附图标记）（AA）开始; （BB）结束; （S310）根据暗室中的栅极电压测量暗室漏极电流; （S320）通过发射光源来测量根据栅极电压的光反应漏极电流; （S330）使用暗室漏电流计算暗室理想系数; （S340）使用光反应漏极电流计算光反应理想系数; （S350）基于光反射理想系数和暗室理想系数的差异，计算光反应电容; （S360）基于光反应电容从带隙提取状态密度
-
公开(公告)号：KR101273303B1
公开(公告)日：2013-06-11
申请号：KR1020110122644
申请日：2011-11-23
Applicant: 국민대학교산학협력단
Abstract: 본 발명은 열 효과를 이용한 마이크로 역학 진동자 기반의 압력센서 및 이를 이용한 압력 측정 방법에 관한 것으로서, 특히 더욱 상세하게는 마이크로 크기의 역학 진동자의 경우 외부 요인에 의해 동역학적 특성의 변화가 크게 일어남은 물론 광열효과와 가스분자에 의한 열의 소산 정도가 압력에 따라 차이가 나기 때문에 이 원리를 이용하여 마이크로미터의 크기를 갖는 초소형 압력센서를 구현할 수 있고, 역학 진동자가 양팔보 형태의 구조로 제작됨으로써, 양팔보의 온도를 증가시켜 공진주파수를 감소시켜 놓은 상태에서 압력을 증가시킴에 따라 열이 소산되고 평형점에 도달하는 것을 이용하여 빠르고 정밀한 압력 센서로 응용이 가능하며, 레이저 파워의 조절을 통해, 양팔보의 온도를 조절하여 열이 평형에 도달하는 점을 이용하므로 넓은 범위의 압력을 측정할 수 있고, 진동자를 포함하는 압력센서의 크기 또한 마이크로 정도의 크기이므로 lap-on-chip의 집적도를 높이는데 유용하게 사용할 수 있으며, 서로 다른 열팽창 상수를 지닌 적층 구조의 마이크로 역학 진동자를 이용하여 진동자 상에 레이저를 입사시켜 기체 분자에 의해 나타나는 열 소산에 따른 마이크로 진동자의 공진 주파수 변화를 추적하여 압력을 측정할 수 있다.
-
公开(公告)号：KR101267780B1
公开(公告)日：2013-06-07
申请号：KR1020110071009
申请日：2011-07-18
Applicant: 국민대학교산학협력단
Abstract: 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법은 밴드갭 내 상태밀도(subgap DOS)에 속박되어 있는 전하밀도를 계산하는 단계; 게이트 전압의 기 설정된 범위에 따라 채널 내에 존재하는 전하밀도를 주요(dominant) 캐리어 성분으로 근사화하는 단계; 상기 근사화된 상기 전하밀도에 기초하여 단위면적당 총 전하를 계산하는 단계; 및 상기 밴드갭 내 상태밀도, 상기 계산된 상기 단위면적당 총 전하 및 기 입력된 복수의 파라미터들에 대한 정보에 기초하여 커패시턴스 모델을 생성하는 단계를 포함함으로써, 비정질 산화물 반도체 TFT 기반의 해석적인 커패시턴스 모델을 제공하고, 이를 통해 커패시턴스 계산 속도를 향상시켜 시뮬레이션 모델로 적용할 수 있다.
-
公开(公告)号：KR1020130010518A
公开(公告)日：2013-01-29
申请号：KR1020110071009
申请日：2011-07-18
Applicant: 국민대학교산학협력단
CPC classification number: G06F17/5045 , G06F17/5009
Abstract: PURPOSE: A capacitance modeling method of an amorphous oxide semiconductor TFT and an apparatus thereof are provided to improve the calculating speed of the capacitance by indicating a capacitance model as an analytical formula. CONSTITUTION: An input unit(1010) receives information about a parameter. An approximating unit(1030) approximates electric charge density as a main carrier component according to the setting range of a gate voltage. A calculation unit(1020) calculates total charge by unit surface based on the approximated charge density. A capacitance model generator(1040) generates a capacitance model based on parameter information. [Reference numerals] (1010) Input unit; (1020) Calculation unit; (1030) Approximating unit; (1040) Capacitance model generator
Abstract translation: 目的：提供一种非晶氧化物半导体TFT的电容建模方法及其装置，通过将电容模型表示为分析公式来提高电容的计算速度。 构成：输入单元（1010）接收关于参数的信息。 近似单元（1030）根据栅极电压的设定范围近似电荷密度作为主载流子成分。 计算单元（1020）基于近似的电荷密度计算单位面积的总电荷。 电容模型发生器（1040）基于参数信息生成电容模型。 （附图标记）（1010）输入单元; （1020）计算单位; （1030）近似单位; （1040）电容模型发生器
-
Patent Agency Ranking
公开(公告)号：KR101105273B1
公开(公告)日：2012-01-17
申请号：KR1020110070958
申请日：2011-07-18
Applicant: 국민대학교산학협력단
IPC: H01L21/66 , H01L29/786 , G02F1/136
CPC classification number: H01L22/14 , H01L22/12 , H01L29/7869
Abstract: PURPOSE: A current modeling method and apparatus of an amorphous oxide semiconductor thin film transistor are provided to improve a current calculation speed by supplying an analytical current model. CONSTITUTION: Charge density which is restricted in state density within a band gap is calculated(S310). The charge density is approximated to a major carrier component in case voltage between gate-sources is less than threshold voltage and is over than the threshold voltage(S320). Total electric charge per unit area is calculated(S330). The mobility of a channel which depends on gate voltage is calculated(S340). A first current model and a second current model are created(S350). A total current model is created using the first current model and the second current model(S360).
Abstract translation: 目的：提供非晶氧化物半导体薄膜晶体管的当前建模方法和装置，以通过提供分析电流模型来提高当前的计算速度。 构成：计算在带隙内的状态密度受限的电荷密度（S310）。 在栅极源之间的电压小于阈值电压并超过阈值电压时，电荷密度近似于主载流子分量（S320）。 计算每单位面积的总电荷（S330）。 计算取决于栅极电压的通道的迁移率（S340）。 创建第一个当前模型和第二个当前模型（S350）。 使用第一个当前模型和第二个当前模型创建总电流模型（S360）。
-
公开(公告)号：KR101049298B1
公开(公告)日：2011-07-14
申请号：KR1020100045684
申请日：2010-05-14
Applicant: 국민대학교산학협력단
IPC: H01L21/8242 , H01L27/108 , H01L27/105
Abstract: PURPOSE: A method for manufacturing an SB DRAM cell transistor without a capacitor is provided to reduce a defect caused by inconsistency in gratings by alternately performing heterogeneous bonding of a silicon layer and a silicon germanium layer via a molecular beam epitaxy growth. CONSTITUTION: A wafer is etched by using a Damascene process(S200). The poly-crystal silicon is evaporated and a lower gate is formed(S300). A polycrystalline silicon layer is flattened through the chemical mechanical polishing process(S400). The silicon dioxide is evaporated, the silicon dioxide wall is made and the silicon dioxide wall is etched for channel forming(S500). The silicon channel layer crystallized between the silicon dioxide walls is evaporated and engraved through the chemical mechanical polishing(S600). The silicon channel layer is etched in order to make the rule grating(S700).
Abstract translation: 目的：提供一种用于制造没有电容器的SB DRAM单元晶体管的方法，以通过经由分子束外延生长交替地执行硅层和硅锗层的非均匀结合来减少由光栅不一致引起的缺陷。 构成：使用镶嵌工艺蚀刻晶片（S200）。 多晶硅蒸发并形成下部浇口（S300）。 通过化学机械抛光工艺使多晶硅层变平（S400）。 蒸发二氧化硅，制成二氧化硅壁，并蚀刻二氧化硅壁用于通道形成（S500）。 在二氧化硅壁之间结晶的硅沟道层被蒸发并通过化学机械抛光（S600）进行雕刻。 蚀刻硅沟道层以制造规则光栅（S700）。
-
-
公开(公告)号：KR101949225B1
公开(公告)日：2019-04-26
申请号：KR1020120039237
申请日：2012-04-16
Applicant: 삼성디스플레이 주식회사 , 국민대학교산학협력단
IPC: H01L29/786 , H01L21/336
-
20.发明公开
公开(公告)号：KR1020150088086A
公开(公告)日：2015-07-31
申请号：KR1020140008467
申请日：2014-01-23
Applicant: 국민대학교산학협력단
IPC: G01N27/416 , G01N27/327 , G01N27/403
CPC classification number: G01N27/416 , G01N27/327 , G01N27/403
Abstract: 본발명은바이오센서및 감지방법에관한것으로, 보다상세하게는하향식(top-down approach) 제조공정을이용하여반도체소자로이루어진바이오센싱부와타겟물질의상태변수에상응하는전류신호를증폭하는증폭부가집적된바이오센서및 바이오물질감지방법에관한것이다. 본발명은상기와같은종래기술의문제점을해결하고자도출된것으로서, 하향식(top-down approach) 제조공정을이용하여바이오센서부분과증폭회로를단일계열의공정으로형성하고, 이로인하여바이오센서및 증폭회로의공정편차를줄일뿐 아니라바이오센서와증폭회로를단일칩 상에용이하게집적할수 있어소형화를달성할수 있는바이오센서및 바이오물질감지방법을제안하는것을목적으로한다.
Abstract translation: 本发明涉及一种生物传感器和生物感测方法，更具体地说，涉及一种生物传感器和生物传感方法，其中使用自顶向下制造方法的半导体器件制造的生物传感单元和放大 将对应于目标材料的状态变量的电流信号进行放大的单元进行积分。 本发明被扣除以解决传统技术的问题，并且旨在通过使用自上而下的方法通过单个系统的处理形成生物传感器部分和放大电路来减少生物传感器和放大电路的工艺偏差 并提出了通过在单个芯片上容易地将生物传感器和放大电路集成来实现最小化的生物传感器和生物传感方法。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.026 seconds)
