Abstract:
데이터를 64비트로 나눈 블록을 16라운드 페이스텔(feistel)형 공통키 블록 암호 처리를 실행하는 암호 처리 방법을 개시한다. 상기 방법은 64비트의 평문에 초기 치환을 수행하는 단계, 마스터 키를 패리티 드롭하여 생성된 암호화 키(cipher key)를 비트 왼쪽 순환(left shift) 및 압축치환(compression permutation)을 거쳐 제1 내지 제15 라운드 키를 생성하고 상기 비트 왼쪽 순환, 레지스터의 오류 주입 및 압축치환을 통해 제16 라운드 키를 생성하는 단계, 상기 초기 치환이 수행된 64비트의 평문을 두 개의 32비트로 나누어 왼쪽 레지스터 및 오른쪽 레지스터에 저장한 후, 제1 내지 제16 라운드를 통해 상기 제1 내지 제16 라운드 키를 이용한 암호화 연산을 통해 수행하는 단계, 및 상기 제1 내지 제16 라운드의 암호화 연산을 통해 생성된 비트들에 대해 상기 초기 치환의 역과정을 수행하는 단계를 포함한다. 상기 방법은 16라운드 키 생성과정에서 오류를 주입하여 오류 주입 가능 범위를 넓히고 적은 오류를 주입하여 마스터 키를 획득할 수 있다.
Abstract:
본 발명은 스마트카드를 사용하여 서버의 개입 없이 안전한 키 교환을 수행하기 위한 3자간 키 교환 방법 및 시스템과 이에 사용되는 스마트카드 및 마이크로프로세서에 관한 것이다. 본 발명에 따른 스마트카드 기반의 3자간 키 교환 방법은 사용자 단말기에서 트랩도어 해시함수에 의해 변환된 개인정보를 포함하는 사용자 개인정보 및 서버의 비밀키를 통해, 서버에서 사용자 개인정보에 대한 슈노르(schnorr) 서명을 생성하고, 상기 사용자 개인정보에 대한 슈노르 서명을 포함하는 등록정보를 스마트카드에 저장하는 사용자 등록 단계; 상기 스마트카드와 인터페이싱(interfacing)할 수 있는 단말기를 통해 사용자의 개인정보가 입력되면, 상기 스마트카드에 저장된 상기 사용자 개인정보에 대한 슈노르 서명을 이용하여 상기 사용자가 상기 사용자 등록 단계에 의한 등록 사용자인지를 검증하는 사용자 검증 단계; 등록 사용자로 검증되면 타임스탬프에 대한 슈노르 서명을 생성하고 상기 타임스탬프에 대한 슈노르 서명을 포함하는 인증정보를 구성하는 인증정보 구성 단계; 네트워크를 통해 등록 사용자 간에 인증정보를 교환하고 상기 교환된 인증정보를 이용하여 상호 인증하는 상호 인증 단계; 및 상기 교환된 인증정보에 포함된 상기 타임스탬프에 대한 슈노르 서명을 이용하여 세션키를 생성하는 키 교환 단계를 포함한다.
Abstract:
본 발명의 일 실시 예에 따른 디지털 서명 장치는 N=pq를 만족하는 서로 다른 두 소수인 비밀키 p와 q, 오일러의 totient 함수 을 이용하는 CRT-RSA 모듈러 지수승 알고리즘을 이용한 디지털 서명 장치에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 m, 서로 다른 두 소수 p와 q, 비밀키 d, d를 p-1로 모듈러 연산한 d p , d를 q-1로 모듈러 연산한 d q , p와 q의 합인 T 1 을 수신하고, 제1 정수 k 및 제2 정수 r을 랜덤하게 선택하는 초기화부; 초기화부의 값들을 이용하여 제1 데이터 쌍 , 제2 데이터 쌍 , 서명 연산자를 연산하는 지수승 연산부; 제1 데이터 쌍의 와 제2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제1 중간값 를 산출하고, 제1 데이터 쌍의 와 제2 데이터 쌍의 를 입력값으로 중국인의 나머지 정리를 이용하여 제2 중간값 를 산출하는 중간값 연산부; 의 비트열 길이와 N의 비트열 길이에 따라 결정된 제로 비트 생성 인자 , 의 보수 , p 및 q'를 이용하여 중간 연산자 를 연산하는 중간 연산자 연산부; 와 의 논리곱 연산을 수행하여 제1 중간값을 갱신하는 제1 중간값 갱신부; 를 로 나눈값과 제2 중간값을 논리곱 연산을 수행하여 제2 중간값을 갱신하는 제2 중간값 갱신부; 및 서명 연산자를 에 곱하여 최종 서명값을 생성하는 서명값 생성부를 포함한다.
Abstract:
프리차지(precharge), 평가(evaluaion) 및 방전(discharge)인 삼상 작동 모드인 로직 회로를 개시한다. 상기 로직 회로는 병렬로 연결된 제1 트랜지스터쌍 및 병렬로 연결된 제2 트랜지스터쌍이 대칭적으로 연결되고 평가단계(evaluaion phase) 동안 기능을 하는 평가단계 래치부, 상기 로직 회로의 동적 전류 소스원이고 제1 트랜지스터 및 제2 트랜지스터가 직렬로 연결되어 구성되는 동적 전류 모드부, 및 상기 제1 트랜지스터쌍에 연결된 출력단에 연결된 제1 방전단계 제어 트랜지스터, 상기 제2 트랜지스터쌍에 연결된 출력단에 연결된 제2 방전단계 제어 트랜지스터 및 상기 제1 트랜지스터 및 제2 트랜지스터의 사이에 연결된 제3 방전단계 제어 트랜지스터를 포함하는 방전단계 제어부를 포함한다. 출력 노드에서의 커패시턴스의 불균형으로 인해 입력값에 따라 충전 및 방전되는 전력량이 달라지는 부분을 해결하여 입력값에 상관없이 매 클럭마다 일정한 전력량이 소비된다.
Abstract:
PURPOSE: A scalar multiplication method is provided to improve computing speed with a small storage space by saving an input value in advance. CONSTITUTION: An elliptic curve cryptosystem expresses the key value of a montgomery ladder in the ternary. A calculation expression using only x-coordinate is applied in the montgomery ladder. A scalar multiplication according to the montgomery ladder is executed for the key value of the ternary. A Montgomery trick is applied to the finite-field inverse elements calculation for the calculation equation which uses the x-coordinate. A side-channel atomicity is applied by adding a dummy calculation to at least one among element blocks for the calculation equation using the x-coordinate.
Abstract:
본 발명은 다항식 기저 기반의 유한체 병렬 곱셈 장치 및 방법과 이를 이용한 마이크로프로세서에 관한 것이며, 삼항 기약다항식(f(x)=x n +x k +1, 1≤k<n/2)을 이용하여 유한체 GF(2 n ) 상의 두 원소 A 및 B의 곱셈을 수행하는 다항식 기저 기반의 이진체 병렬 곱셈 장치에 있어서, 상기 두 원소 A 및 B를 상기 두 원소 A 및 B의 항 중에서 각각 k 미만 차수의 항을 지니는 다항식으로서 nk 개의 항을 지니는 다항식 a L (x) 및 b L (x)와, k 이상 차수의 항을 지니는 다항식으로서 nk 개의 항을 지니는 다항식 a H (x)x nk 및 b H (x)x nk 으로 분할하여 상기 두 원소 A 및 B를 곱셈한 결과인 S가 S=S1+S2+S3일 때 S1, S2 및 S3에 대해 각각 모듈로 감산을 수행한 결과값을 생성하는 곱셈 및 모듈로 감산부; 및 상기 곱셈 및 모듈로 감산부의 결과값에 대해 배타적 논리합 연산을 수행하여 상기 S의 모듈로 감산 결과값을 생성하는 AB 곱셈값 생성부를 포함하여, 공간 복잡도를 감소시키면서도 시간 복잡도의 증가량을 최소화한다.
Abstract:
CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법, 그 장치 및 이를 기록한 기록 매체가 개시된다. 본 발명에 따른 CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법은, 서로 다른 소수 를 비밀키로, 를 만족하는 을 공개키로 euler totient 함수 과 서로 소인 랜덤한 정수 에 의해 선택된 을 공개키로, 을 만족하는 을 비밀키로 이용하는 CRT-RSA 기반의 비트 연산을 이용한 디지털 서명 방법에 있어서, 인증된 수신자에게 전송하고자 하는 메시지 및 상기 소수 를 이용하여 제 1 중간 연산자 를 생성하고, 상기 메시지 및 상기 소수 를 이용하여 제 2 중간 연산자 를 생성하는 단계; 상기 메시지 에 상기 비밀키 을 로 모듈라 연산한 값을 제곱한 을 상기 소수 로 모듈라 연산하여 값을 산출하는 단계; 상기 산출된 , 상기 공개키 , 상기 서로 다른 소수 및 상기 제 1 중간 연산자를 이용하여 제 1 사용자 메시지 을 생성하고, 상기 제 1 사용자 메시 지 에 상기 비밀키 을 로 모듈라 연산한 값을 제곱한 을 상기 소수 로 모듈라 연산하여 값을 산출하는 단계; 상기 연산된 및 로 이루어진 데이터 쌍을 입력 값으로 중국인의 나머지 정리를 이용하여 나머지 정리 값 를 생성하고, 상기 나머지 정리 값에 비트 비교 연산자인 AND 연산자에 의해 생성된 제 2 사용자 메시지 을 이용한 를 곱하여 상기 메시지 에 대한 서명 인증의 결과값을 생성하는 단계; 및 상기 생성된 서명 인증의 결과값과 상기 메시지 에 비밀키 제곱한 값에 모듈라 연산하여 생성한 서명값의 동일여부에 따라 서명 인증을 수행하는 단계를 포함한다. 본 발명에 의하면, 단순한 레지스터의 추가에 의해 단순한 암호화 방법을 제공하며, 연산량 역시 종래의 암호화 방법에 비해 유사하면서도, 비트 비교 연산을 수행함으로써 입력 값과 서명 생성 과정의 중간 결과값 모두에 오류가 주입되더라도 최근 제시된 오류 주입 공격에 안전성을 제공함으로써 스마트카드와 같은 내장형 장치에서도 효율적이고 안전한 디지털 서명 기법을 제공할 수 있는 효과가 있다.
Abstract:
PURPOSE: By reducing the operation quantity in comparison with the CRT-RSA encryption algorithm the digital signature method using the safe CRT-RSA modular exponentiation algorithm for the error injection attack, and the recording medium recording this with the apparatus improve the operation processing speed. CONSTITUTION: An encoding factor receiver(610) receives a message a plurality of encoding factors. By using the selected first data aggregate among encoding factors the first data pair generating unit(620) is created the first data pair. According to the second data pair generating unit is encoding factors and the second data aggregate, the second data pair is created. The first median generating unit(640) produces the first median. The second median generating unit produces the second median. The intermediate operation person generating unit(660) is created the intermediate operation person.
Abstract:
본 발명은 기존의 여분 표현을 사용한 곱셈기보다 공간 및 시간 복잡도 면에서 우수하며, left-to-right 지수승 환경에 효율적으로 사용할 수 있는 유한체 비트-병렬 곱셈 장치 및 방법에 관한 것이다. 본 발명에 따른 여분 표현을 사용하는 유한체 비트-병렬 곱셈 장치는, ESP(Equally Spaced polynomial) 기약 다항식을 기반으로 여분 표현을 사용하는 유한체 비트-병렬 곱셈 장치로서, 유한체 GF(2 m ) 상의 제1 원소로서 여분 표현(redundant representation)으로 표현되는 상기 제1 원소를 입력받아, 상기 제1 원소의 다항식 계수를 구성원소로 하여 다항식 곱셈을 수행하는 상기 제1 원소에 관한 행렬에 대해 행렬 감산 과정을 수행하여 감산 행렬을 생성하는 감산 행렬 생성부; 및 상기 유한체 GF(2 m ) 상의 제2 원소로서 다항식 기저(polynomial basis)로 표현되는 상기 제2 원소를 입력받아, 상기 제2 원소의 다항식 계수를 구성원소로 하는 상기 제2 원소에 관한 행렬과 상기 감산 행렬 생성부에 의해 생성된 감산 행렬을 내적하여 상기 감산 행렬의 각각의 행에 대응하는 내적값을 생성하는 내적부를 포함한다.
Abstract:
A method of elliptic curve cryptography processing in sensor mote, an apparatus and a recording medium using the same are provided to realize a speedy calculation comparing to a general curve, and implement Koblitz curve in 8-bit Atmega 128 processor. An elliptic curve crypto arithmetic and logic unit produces a first intermediate result value by performing logical multiplication operation in bit component of upper 4 bits of the polynomial of the finite body element and pre-operation table(710). An elliptic curve crypto arithmetic and logic unit produces a second intermediate result value by performing logical multiplication operation of finite field element in the bit component of lower 4 bits of polynomial and pre-operation table(720). An apparatus produces a result value of the finite body multiplication(730).