公开(公告)号：KR1020140125370A

公开(公告)日：2014-10-28

申请号：KR1020147021411

申请日：2013-02-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가와마타마사야 ,  혼다마사노부

IPC: H01L21/3065 ,  H01L21/3213 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/3065 ,  H01J37/32091 ,  H01J37/32165 ,  H01J2237/334 ,  H01L21/0273 ,  H01L21/308 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76838 ,  H01L27/11556 ,  H01L27/11582

Abstract: 기판 상에 형성된 비유전률이 상이한 제 1 막 및 제 2 막이 교호로 적층된 다층막을, 다층막 상의 포토레지스트층(PR)을 마스크로 하여 플라즈마에 의해 에칭하고, 다층막을 계단 형상으로 형성하는 반도체 장치의 제조 방법으로서, 포토레지스트층을 마스크로 하여 제 1 막을 에칭하는 제 1 공정과, 처리실 내의 압력을 6 ~ 30 Torr로 설정하고, 플라즈마 생성용의 고주파 전력과 바이어스용의 고주파 전력을 하부 전극에 인가함으로써 생성된 플라즈마에 의해, 포토레지스트층을 에칭하는 제 2 공정과, 포토레지스트층과 제 1 막을 상기 마스크로 하여 제 2 막을 에칭하는 제 3 공정을 반복 실행하는 반도체 장치의 제조 방법이 제공된다.

公开(公告)号：KR101382376B1

公开(公告)日：2014-04-08

申请号：KR1020120028624

申请日：2012-03-21

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가와마타마사야 ,  이시자카타다히로 ,  사쿠마타카시 ,  하타노타츠오 ,  미즈사와야스시

IPC: H01L21/203 ,  H01L21/28

Abstract: 피처리 기판을 가열하여 트렌치 및 홀의 폭부의 오버행을 억제하면서 금속막을 성막하고, 또한 성막 후에 신속하게 피처리 기판의 온도를 저하시킬 수 있는 성막 방법을 제공하는 것이다. 재치대를 저온으로 유지하여, 재치대 상에 피처리 기판을 흡착시키지 않고 재치하는 공정과, 플라즈마 생성 가스의 플라즈마를 생성하고, 재치대에 고주파 바이어스를 인가한 상태에서, 피처리 기판에 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 예비 가열하는 공정과, 타겟에 전압을 인가하여 금속 입자를 방출시키고, 플라즈마 생성 가스의 이온과 함께 이온화한 금속 이온을 피처리 기판에 인입하여 금속막을 형성하는 공정과, 피처리 기판을 저온으로 유지된 재치대에 흡착시키고, 재치대와 피처리 기판의 사이로 전열 가스를 공급하여 피처리 기판을 냉각시키는 공정을 가진다.