公开(公告)号：KR1020170096950A

公开(公告)日：2017-08-25

申请号：KR1020170018648

申请日：2017-02-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/027 ,  G03F7/20 ,  H01L21/324 ,  H01L21/31 ,  G03F7/09 ,  G03F7/16

CPC classification number: H01L21/31144 ,  G03F7/091 ,  G03F7/094 ,  G03F7/40 ,  G03F7/423 ,  H01L21/02123 ,  H01L21/0271 ,  H01L21/0274 ,  H01L21/31053 ,  H01L21/31058 ,  H01L21/31138

Abstract: 얻어지는패턴의 LER의값을저감할수 있는패턴형성방법을제공하는것. 하지층상에, 아크릴수지층을형성하는공정과, 상기아크릴수지층상에, 중간층을형성하는공정과, 상기중간층위에, 패턴화된 EUV 레지스트층을형성하는공정과, 상기 EUV 레지스트층을에칭마스크로하여, 상기중간층및 상기아크릴수지층을에칭함으로써, 상기아크릴수지층에패턴을형성하는공정과, 상기아크릴수지층에패턴을형성하는공정후, 상기 EUV 레지스트층및 상기중간층을제거하는공정과, 상기 EUV 레지스트층및 상기중간층을제거하는공정후, 상기아크릴수지층의표면을평활화하는공정을갖는, 패턴형성방법에따라상기과제를해결한다.

Abstract translation: 并且提供一种能够减小所获得图案的LER值的图案形成方法。 在基层上形成丙烯酸树脂层的步骤，在丙烯酸树脂层上形成中间层的步骤，在中间层上形成图案化的EUV抗蚀剂层的步骤，形成EUV抗蚀剂层作为蚀刻掩模的步骤 通过蚀刻中间层和丙烯酸树脂层在丙烯酸树脂层上形成图案的步骤，在丙烯酸树脂层上形成图案的步骤之后去除EUV抗蚀剂层和中间层的步骤， 以及在去除EUV抗蚀剂层和中间层的步骤之后平滑丙烯酸树脂层的表面的步骤。

公开(公告)号：KR1020160094285A

公开(公告)日：2016-08-09

申请号：KR1020160009246

申请日：2016-01-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/033 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/0338 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/76816

Abstract: 1D 레이아웃을이용하는패턴형성에있어서요구되는컷트패턴의위치정밀도를완화하는것이가능한반도체장치의제조방법을제공하는것. 패턴형성대상막상에, 미리정해진간격의스페이스를갖고이격하여정렬되며, 제1 컷트마스크를이용하여일부가분리된라인을포함하는제1 패턴으로패터닝된제1 막을형성하는제1 패턴형성공정과, 제1 막의표면을덮도록제2 막을형성하는공정과, 제2 컷트마스크를이용하여, 제1 패턴의스페이스의일부를분리함으로써, 제2 패턴으로패터닝된패턴형성대상막을형성하는제2 패턴형성공정을가지고, 제1 컷트마스크는, 각각이동형의복수의개구부또는각각이동형의복수의차광부를가지며, 제2 컷트마스크는, 각각이동형의복수의개구부또는각각이동형의복수의차광부를갖는, 반도체장치의제조방법이제공된다.

Abstract translation: 公开了一种能够减轻使用1D布局形成图案所需的切割图案的位置精度的半导体器件的制造方法。 该方法包括：第一图案形成步骤，在图案形成目标膜上形成第一膜，其被图案化以具有第一图案，该第一图案包括彼此间隔一定间隔的间隔彼此对准的线;以及 包括通过使用第一切割掩模分离的部分; 形成第二膜以覆盖第一膜的表面的步骤; 形成第二膜以覆盖第一膜的表面的步骤; 以及第二图案形成步骤，通过使用第二切割掩模来形成图案形成目标膜，所述图案形成目标膜通过分离所述第一图案的空间的一部分而被图案化以具有第二图案。 第一切割掩模包括具有相同形状的多个开口或遮光部分。 第二切割掩模包括具有相同形状的多个开口或遮光部。

公开(公告)号：KR1020150098583A

公开(公告)日：2015-08-28

申请号：KR1020150023232

申请日：2015-02-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/027 ,  G03F7/20

CPC classification number: H01L21/0337 ,  H01L21/67178 ,  H01L21/0274 ,  G03F7/2016

Abstract: 본 발명은 원하는 미세 패턴을 갖는 반도체 장치를 용이하게 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 기판 상에 표면이 발수성을 갖는 하지막을 형성하는 하지막 형성 공정과, 하지막 상에 표면이 발수성을 갖는 감광막을 형성하는 감광막 형성 공정과, 감광막을 현상함으로써 하지막을 노출시켜 감광막 패턴을 형성하는 감광막 패턴 형성 공정과, 감광막 상 및 노출된 하지막 상에 제1 스페이서재를 공급하는 제1 스페이서재 형성 공정과, 감광막의 상면 및 하지막의 상면에 형성된 제1 스페이서재의 적어도 일부를 제거하는 제1 패턴 형성 공정을 포함하는, 반도체 장치의 제조 방법이 제공된다.

Abstract translation: 本发明提供一种能够容易地制造具有期望的微图案的半导体器件的半导体器件的制造方法。 根据本发明，该方法包括：在基板上形成具有防水性的下层的下层形成工艺; 在底层上形成具有防水性的感光膜的感光性膜成膜工序; 感光膜图案形成工艺，通过使感光膜显影来形成感光膜图案以暴露下面的层; 第一间隔材料形成工艺，其将第一间隔物材料提供到所述感光膜和所述暴露的下层上; 以及去除形成在感光膜的上表面上的第一间隔物的至少一部分和下层的上表面的第一图案形成工序。

公开(公告)号：KR1020140103840A

公开(公告)日：2014-08-27

申请号：KR1020140013554

申请日：2014-02-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미 ,  오야마겐이치 ,  야마토마사토시

IPC: H01L21/027

CPC classification number: H01L21/0273 ,  H01L21/6715

Abstract: The purpose of the present invention is to provide a method of manufacturing a semiconductor device having the excellent line width characteristics and roughness characteristics of a resist pattern. The method of manufacturing a semiconductor includes a layer formation process for forming a layer, which has elasticity and has no compatibility and resist, on the resist layer patterned on an object; and a heating process for heating the object having the layer.

Abstract translation: 本发明的目的是提供一种具有优异的线宽特性和抗蚀剂图案的粗糙度特性的半导体器件的制造方法。 制造半导体的方法包括：在对象上图案化的抗蚀剂层上形成具有弹性且不具有相容性和抗蚀性的层的层形成工艺; 以及用于加热具有该层的物体的加热过程。

公开(公告)号：KR1020120090801A

公开(公告)日：2012-08-17

申请号：KR1020120007578

申请日：2012-01-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/027

CPC classification number: H01L21/0228 ,  G03F7/0035 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0276 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method for forming a mask pattern is provided to form a fine opening unit below a resolution of an exposing device. CONSTITUTION: A first etching target film(11), a second etching target film(12), and a third etching target(13) are formed on a substrate(10). A first resist film(14) is formed on the third etching target film. A first opening unit(14a) arranged with a first pitch is formed on the first resist film. A first film(15) is formed on the first resist film to cover the sidewall of the first opening unit. A second resist film(16) is formed on the first film.

Abstract translation: 目的：提供一种用于形成掩模图案的方法，以在曝光装置的分辨率下形成精细打开单元。 构成：在基板（10）上形成第一蚀刻靶膜（11），第二蚀刻靶膜（12）和第三蚀刻靶（13）。 在第三蚀刻靶膜上形成第一抗蚀膜（14）。 在第一抗蚀剂膜上形成以第一间距排列的第一开口单元（14a）。 第一膜（15）形成在第一抗蚀剂膜上以覆盖第一开口单元的侧壁。 在第一膜上形成第二抗蚀剂膜（16）。

公开(公告)号：KR1020050062388A

公开(公告)日：2005-06-23

申请号：KR1020040105230

申请日：2004-12-14

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 시즈쿠이시모모코 ,  야에가시히데타미

IPC: H01L21/027

CPC classification number: H01L21/67178 ,  G03F7/3021 ,  H01L21/6715 ,  H01L21/67184 ,  H01L21/67225 ,  H01L21/0276

Abstract: 본 발명은 기판의 현상처리방법, 기판의 현상방법 및 현상액 공급 노즐에 있어서 기판 포트리소그래피공정에 있어서 현상액에 용해성을 갖는 반사 방지막을 형성해 그 후 레지스터막을 형성한다. 노광 처리 후의 현상 처리 시에 현상액을 기판에 공급해 레지스터막을 현상 한다. 레지스터막의 현상이 종료한 시점에서 기판상에 현상액보다 농도가 낮은 제 2의 현상액을 공급한다. 이 제 2의 현상액의 공급에 의해 반사 방지막만을 용해시켜 제거한다. 웨이퍼의 포트리소그래피공정에 있어서 레지스터막 아래에 형성된 반사 방지막을 레지스터막에 영향을 주지 않게 제거하는 기술을 제공한다.

公开(公告)号：KR1019970077124A

公开(公告)日：1997-12-12

申请号：KR1019970022123

申请日：1997-05-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 기타노쥰이치 ,  신야히로시 ,  가타노다카유키 ,  야에가시히데타미 ,  가와카미야스노리 ,  가와노후미히코

IPC: H01L21/027

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
기판처리시스템 및 기판처리방법.
2. 발명이 해결하려고 하는 기술적 과제
시스템내로의 청정공기의 공급량 증대시키지 않고, 시스템내로의 파티클의 침입을 유효하게 방지할 수 있는 기판처리시스템을 제공함.
3. 발명의 해결방법의 요지
본 발명은 공기조절된 환경하에서 복수의 기판(W) 을 차례로 처리하는 기판처리시스템으로, 카세트(CR),(C)가 출입되는 카세트 반입출구(100b), (304)를 가지는 외장케이스(100a),(302)와, 이 외장케이스(100a),(302)로 둘러싸인 내부공간에 설치되고, 카세트가 얹어놓이는 카세트 얹어놓는 대(20),(303)를 가지며, 상기 카세트 반입출구 통해서 카세트가 반입되고, 상기 카세트 얹어놓는 대에 카세트가 얹어놓이는 카세트부(10),(351)와, 이 카세트부의 카세트로부터 기판을 1매씩 반출하여 이송하는 서브아암기구(22),(311)와, 카세트부에 인접해서 설치되고, 기판(W)을 처리하기 위한 복수의 처리유니트를 가지는 프로세스부(12),(352)와, 이 프로세스부내에 설치되고, 상기 카세트부의 서브아암기구로부터 기판(W)을 수취하고, 수취한 기판(W)을 각각 처리유니트에 차례로 반입 는 한편, 처리된 기판(W)을 각 처리유니트로부터 차례로 반출하는 주아암기구(24),(312),(313)와, 외장케이스(100a),(302)로 둘러싸인 내부공간에 다운플로우의 청정공기를 공급하는 에어공급기구(10a),(10b),(12a),(14a),(16a)∼(16e),(30),(31),(32),(33a)∼(33f),(34),(36),(37a)∼(37e),(38),(39),(48),(306),(306a),(306b)와, 이 에어공급기구에 의해서 형성되는 에어의 다운플로우에 간섭하지 않도록 외장케이스(100a),(302)로 둘러싸인 내부공간 칸막이하고, 또, 칸막이된 한쪽의 공간으로부터 다른쪽 공간으로 기판(W)을 반송하기 위한 기판반송구(11a),(11b),(29a),(51a),(61a),(308)를 가지는 칸막이판 (11),(11A),(29),(51),(61),(305)을 구비한다.
4. 발명의 중요한 용도
반도체 웨이퍼나 LCD용 기판과 같은 기판에 레지스트를 도포하고, 현상 처리하는 기판처리시스템 및 기판처리방법에 이용됨.

公开(公告)号：KR1020170138053A

公开(公告)日：2017-12-14

申请号：KR1020170069055

申请日：2017-06-02

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/027 ,  H01L21/02

CPC classification number: H01L21/76802 ,  H01L21/0237 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76832 ,  H01L21/76879

Abstract: 본발명은, 1D 레이아웃기술에의한패턴형성에있어서, 노광공정의횟수를저감할수 있는패턴형성방법을제공하는것이다. 본발명은, 바탕막상에반복된라인패턴형상의제1막을형성하는공정과, 상기제1막의측면에상기제1막과는에칭선택성이다른제2막을형성하는공정과, 상기제1막을제거하지않고상기제2막의상면및 측면에상기제1막및 상기제2막과는에칭선택성이다른제3막을형성하는공정과, 상기제3막상에개구부를갖는레지스트패턴을형성하는공정과, 상기레지스트패턴을에칭마스크로하여상기제3막을에칭함으로써상기제1막의상면, 상기제2막의상면및 상기제3막의상면이노출된오목부를형성하는공정과, 상기오목부에서상면이노출된상기제2막이잔존하도록상기오목부에서상면이노출된상기제1막및 상기제3막을에칭함으로써상기바탕막의상면을노출시키는공정과, 상면이노출된상기바탕막을에칭함으로써상기바탕막을관통하는관통구멍을형성하는공정을포함하는패턴형성방법에의해, 상기과제를해결한다.

Abstract translation: 本发明的一个目的是提供一种图案形成方法，其能够减少通过1D布局技术的图案形成中的曝光步骤的数量。 本发明，并且所述第一步骤的步骤中，与所述第一的第一膜的第一膜侧的刻蚀选择性，以形成从所述第一薄膜上重复膜形成不同的线图案形状的膜，以及除去所述第一膜 在第二膜的上表面和侧表面上形成与第一膜和第二膜的蚀刻选择性不同的第三膜;在第三膜上形成具有开口的抗蚀剂图案; 通过使用抗蚀剂图案作为蚀刻掩模，在第一层上表面上的第三膜的蚀刻，所述第二膜的上表面和所述第三膜的上表面是形成在凹部中露出的凹部和所述上表面暴露所述第一的步骤 通过蚀刻其中上表面在所述凹部中暴露的所述第一膜和所述第三膜以使得所述第二膜保留，从而暴露所述基膜的上表面， 包括成形工艺的图案形成室 上述问题通过一种方法解决。

公开(公告)号：KR101322112B1

公开(公告)日：2013-10-28

申请号：KR1020120007578

申请日：2012-01-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미

IPC: H01L21/027

CPC classification number: H01L21/0228 ,  G03F7/0035 ,  G03F7/40 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0276 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은, 공정수를 삭감할 수 있고, 제2 레지스트막을 성막할 때의 제1 레지스트막의 용해를 방지할 수 있으며, 노광 장치의 해상도 이하의 미세한 개구부를 형성할 수 있는 마스크 패턴의 형성 방법을 제공한다.
본 발명의 마스크 패턴의 형성 방법은, 제1 레지스트막(14)에, 배열되는 제1 개구부(14a)를 형성하는 공정과, 제1 개구부(14a)의 측벽(14b)을 피복하도록 제1 막(15)을 성막하는 공정과, 제1 막(15) 상에 성막한 제2 레지스트막(16)에, 제1 개구부(14a)와 교대로 배열되는 제2 개구부(16a)를 형성하는 공정과, 제2 개구부(16a)의 측벽(16b)을 피복하도록 제2 막(17)을 성막하는 공정과, 제1 측벽부(17a)로서 남도록 제2 막(17)의 일부를 제거하는 공정과, 제1 레지스트막(14)에 제2 개구부(16a)에 대응한 제3 개구부(14d)를 형성하고, 측벽(14b)이 제2 측벽부(15a)로 피복되어 이루어진 제4 개구부(14g)를 형성하는 공정을 포함한다.

公开(公告)号：KR1020120132693A

公开(公告)日：2012-12-07

申请号：KR1020127028853

申请日：2011-03-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미 ,  이가라시요시키 ,  나리시게가즈키 ,  무카와다카히토

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  H01J37/32091 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L21/32139

Abstract: 반사 방지막 상에 형성된 포토 레지스트막으로 이루어지는 제 1 라인부를 마스크로 해서 상기 반사 방지막을 에칭하는 것에 의해서, 상기 포토 레지스트막과 상기 반사 방지막으로 이루어지는 제 2 라인부를 갖는 패턴을 형성하는 제 1 패턴 형성 공정과, 상기 포토 레지스트막에 전자를 조사하는 조사 공정과, 상기 제 2 라인부를 등방적으로 피복하도록 산화 실리콘막을 성막하는 산화 실리콘막 성막 공정과, 상기 산화 실리콘막을 상기 제 2 라인부의 상부에서 제거하고 상기 제 2 라인부의 측벽부로서 잔존하도록, 상기 산화 실리콘막을 에치백하는 에치백 공정과, 상기 제 2 라인부를 애싱하는 것에 의해서, 상기 산화 실리콘막으로 이루어지고 상기 측벽부로서 잔존하는 제 3 라인부를 포함하는 마스크 패턴을 형성하는 제 2 패턴 형성 공정을 포함하는 마스크 패턴의 형성 방법이 제공된다..