-
公开(公告)号：KR101443972B1
公开(公告)日：2014-09-23
申请号：KR1020120122515
申请日：2012-10-31
Applicant: 삼성전기주식회사
IPC: H01L23/495
CPC classification number: H01L23/043 , H01L23/049 , H01L23/14 , H01L23/3735 , H01L24/36 , H01L24/37 , H01L24/40 , H01L2224/371 , H01L2224/37147 , H01L2224/37155 , H01L2224/3716 , H01L2224/37599 , H01L2224/40095 , H01L2224/40137 , H01L2224/40225 , H01L2224/48091 , H01L2924/12041 , H01L2924/1305 , H01L2924/13055 , H01L2924/19105 , H01L2924/00014 , H01L2924/00
Abstract: 본 발명은 일체형 전력 반도체 모듈에 관한 것으로, 기판상에 형성된 다수의 제1 반도체 소자; 상기 다수의 제1 반도체 소자의 상부를 가로지르도록 형성된 브릿지를 포함하도록 사출 형성된 하우징 및 상기 하우징에 일체로 형성되고, 상기 다수의 제1 반도체 소자와 상기 기판을 전기적으로 연결하는 다수의 리드 부재를 포함한다.
본 발명에 따르면, 반도체 소자의 접합 면적 및 접합 강도를 증가시켜 신뢰성 문제를 개선할 수 있을 뿐만 아니라, 반도체 소자의 정렬 및 반도체 소자의 높이에 따른 단차 조절에 의한 공정성 향상 및 불량 감소를 가져올 뿐만 아니라 와이어 본딩 삭제에 의한 공정 시간을 감출할 수 있다.-
-
公开(公告)号：KR100872265B1
公开(公告)日：2008-12-05
申请号：KR1020070047775
申请日：2007-05-16
Applicant: 삼성전기주식회사
IPC: H01L23/12
CPC classification number: H01L23/26 , H01L23/055 , H01L2924/0002 , H01L2924/00
Abstract: 저온에서 접합공정을 수행하고 내부의 소자가 오염되는 것을 방지하는 웨이퍼 레벨 패키지 및 그 패키징 방법을 제공한다.
본 발명은 소자를 포함하는 소자 영역과 상기 소자에 전기적으로 연결된 내부 패드를 상부면에 구비한 디바이스 기판; 상기 소자에 대응하는 게터(getter)를 하부면에 구비한 캡 기판; 상기 디바이스 기판과 캡 기판 사이에 구비되어 상기 디바이스 기판과 캡 기판을 접합하고, 상기 소자 영역과 게터를 밀봉하는 폴리머 재질로 이루어진 다수의 밀봉 접합부; 및 상기 캡 기판용 웨이퍼를 관통하여 상기 내부 패드에 연결된 다수의 비아를 포함하는 웨이퍼 레벨 패키지 및 그 패키징 방법에 관한 것이다.
본 발명에 따라 밀봉 접합부에 의해 형성된 밀폐 공간에 게터를 구비하여 제조과정 중 발생하는 수분 또는 이물질에 의해 소자 영역의 소자가 오염되는 것을 방지하고, 종래에 금속을 이용한 밀봉접합과정보다 낮은 온도에서 밀봉접합과정이 수행된 웨이퍼 레벨 패키지를 제공할 수 있다.
웨이퍼 레벨 패키지, 게터, 밀봉, 폴리머, 저온 접합-
公开(公告)号：KR1020150060041A
公开(公告)日：2015-06-03
申请号：KR1020130143956
申请日：2013-11-25
Applicant: 삼성전기주식회사
Inventor： 하욥
IPC: H01L23/28
CPC classification number: H01L2224/32245 , H01L2224/48137 , H01L2224/73265 , H01L2924/181 , H01L23/4951 , H01L21/565 , H01L23/15 , H01L23/31 , H01L24/44 , H01L2924/00012
Abstract: 본발명은전력모듈패키지및 그제조방법에관한것이다. 본발명의일 실시예에따른전력모듈패키지는양단이분리된제 1 및제 2 리드프레임일측에각각실장된제 1 및제 2 반도체소자, 제 1 리드프레임하부에형성된기판, 제 1 및제 2 리드프레임일부, 기판및 제 1 및제 2 반도체소자를커버하도록형성된몰딩부, 및몰딩부와기판이접하는부분에형성된접착재를포함한다.
Abstract translation: 电源模块封装及其制造方法技术领域本发明涉及功率模块封装及其制造方法。 根据本发明的一个实施例的功率模块封装包括：第一半导体器件和第二半导体器件，其安装在第一引线框架的一侧和两侧分离的第二引线框架的一侧;衬底， 形成在第一引线框架的下侧，覆盖第一引线框架和第二引线框架的一部分的成型部件，基板以及第一和第二半导体器件，以及形成在第一引线框架的接触部分之间的接合剂 成型部件和基板。
-
公开(公告)号：KR1020140003065A
公开(公告)日：2014-01-09
申请号：KR1020120070565
申请日：2012-06-29
Applicant: 삼성전기주식회사
Inventor： 하욥
IPC: H01L23/498
CPC classification number: H01L23/24 , H01L23/3107 , H01L23/3135 , H01L23/4334 , H01L23/49555 , H01L23/49575 , H01L23/49586 , H01L2224/32245 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
Abstract: A semiconductor package according to one embodiment of the present invention comprises an inner lead, a heat sink, a mold unit, an outer lead, a heat emitting member, and an insulating thin film. One or more electronic components are mounted on one side of the inner lead. The heat sink is arranged in the lower part of the inner lead. The mold unit seals the inner lead and the heat sink by including the electronic components. The outer lead is extended to the inner lead and protrudes to the radial outside of the mold unit. The heat emitting member is attached to one side of the heat sink and one side of the mold unit. The insulating thin film is formed on the surface of the outer lead.
Abstract translation: 根据本发明的一个实施例的半导体封装包括内引线，散热器，模具单元，外引线，发热元件和绝缘薄膜。 一个或多个电子部件安装在内引线的一侧。 散热器布置在内引线的下部。 模具单元通过包括电子部件密封内部引线和散热片。 外引线延伸到内引线并突出到模具单元的径向外侧。 散热构件安装在散热器的一侧和模具单元的一侧。 绝缘薄膜形成在外引线的表面上。
-
Patent Agency Ranking
-
公开(公告)号：KR1020130060613A
公开(公告)日：2013-06-10
申请号：KR1020110126760
申请日：2011-11-30
Applicant: 삼성전기주식회사
Inventor： 하욥
CPC classification number: H01L23/053 , H01L23/24 , H01L23/49811 , H01L24/73 , H01L25/072 , H01L25/162 , H01L2224/2919 , H01L2224/32225 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4846 , H01L2224/73265 , H01L2924/181 , H01L2924/19105 , H01L2924/00012 , H01L2924/0665
Abstract: PURPOSE: A semiconductor package is provided to stably transfer an electric signal by using a clip as an electrical contact unit. CONSTITUTION: A substrate(110) includes an insulating substrate(111) and a conducting track(112). A semiconductor device(120) is mounted on the substrate. The semiconductor device includes a power device(121) or a control device(122). A housing(130) surrounds the semiconductor device and the substrate. Each lead frame(140) is separated from each other at regular intervals on the substrate. A clip(150) electrically connects the substrate to the lead frame.
Abstract translation: 目的：提供半导体封装，通过使用夹子作为电接触单元来稳定地传送电信号。 构成：衬底（110）包括绝缘衬底（111）和导电轨道（112）。 半导体器件（120）安装在衬底上。 半导体器件包括功率器件（121）或控制器件（122）。 壳体（130）围绕半导体器件和衬底。 每个引线框架（140）在衬底上以规则的间隔彼此分开。 夹子（150）将衬底电连接到引线框架。
-
公开(公告)号：KR100886862B1
公开(公告)日：2009-03-05
申请号：KR1020070020938
申请日：2007-03-02
Applicant: 삼성전기주식회사
IPC: H01L23/12
Abstract: 전자 패키지 및 그 제조방법이 개시된다. 디바이스 웨이퍼와, 디바이스 웨이퍼의 일면에 배치되는 디바이스와, 일면에 캐비티가 형성되며 캐비티가 디바이스를 커버하도록 디바이스 웨이퍼의 일면에 본딩되는 제1 커버웨이퍼와, 제1 커버웨이퍼의 타면에 적층되는 제2 커버웨이퍼를 구비하는 전자 패키지는, 재료의 특성을 활용하여 제1 커버웨이퍼의 가공과 캐비티의 형성을 용이하게 할 수 있고, 이에 따라 공정의 효율성 및 디자인에 대한 폭을 넓힐 수 있게 되며, 표면탄성파를 위한 고른 표면을 얻을 수 있고, 또한, 웨이퍼의 각 층이 완충 작용을 하여 커버웨이퍼의 신뢰성을 높일 수 있다.
전자 패키지, 캐비티, 표면탄성파-
公开(公告)号：KR1020080114046A
公开(公告)日：2008-12-31
申请号：KR1020070063216
申请日：2007-06-26
Applicant: 삼성전기주식회사
IPC: H01L23/12
CPC classification number: H01L2224/16225 , H01L23/522 , H01L21/02282 , H01L21/56 , H01L23/14 , H01L23/481 , H01L23/544
Abstract: The wafer level package and manufacturing method thereof are provided to prevent the damage of circuit pattern formed in the first substrate by blocking the ultraviolet ray or the laser penetration with the marking layer in the label marking process. The wafer level package comprises the first substrate(2), the second substrate(8), and the marking layer(14). The first substrate has the plurality of the circuit pattern(4) including the bonding pad. The second substrate has the connection pad(12) which faces with the bonding pad(4a). The second substrate is adhered on the first substrate and has the connection pad connected to the bonding pad with the conductive material in order to protect the circuit pattern from the external environment. The marking layer is comprised of the material in which the light is not transmitted and is laminated on the lower part of the first substrate or the upper part of the second substrate. The label is marked on the upper side or the lower surface of the marking layer by the ultraviolet ray or laser.
Abstract translation: 提供晶片级封装及其制造方法，以通过在标签标记处理中阻挡紫外线或标记层的激光穿透来防止在第一基板中形成的电路图案的损坏。 晶片级封装包括第一基板（2），第二基板（8）和标记层（14）。 第一基板具有包括接合焊盘的多个电路图案（4）。 第二基板具有与焊盘（4a）相对的连接焊盘（12）。 第二基板粘附在第一基板上，并且将连接焊盘连接到具有导电材料的焊盘，以便保护电路图案免受外部环境的影响。 标记层由光不透射的材料构成，层叠在第一基板的下部或第二基板的上部。 通过紫外线或激光将标签标记在标记层的上侧或下表面。
-
公开(公告)号：KR1020080080780A
公开(公告)日：2008-09-05
申请号：KR1020070020938
申请日：2007-03-02
Applicant: 삼성전기주식회사
IPC: H01L23/12
CPC classification number: H01L23/14 , H01L23/043 , H01L23/13 , H01L23/481
Abstract: An electronic package and a manufacturing method thereof are provided to process easily a first cover wafer and to form easily a cavity by forming the first cover wafer with one element selected from a group including silicon, metal, polymer, and ceramic. A device(170) is arranged on one surface of a device wafer(180). A cavity is formed in one surface of a first cover wafer(112). The first cover wafer is bonded with one surface of the device wafer to cover the device. A second cover wafer(114) is stacked on the other surface of the first cover wafer. The first cover wafer is composed of materials having different processing degrees by the second cover wafer and an etching solution. The first cover wafer includes one element selected from a group including silicon, metal, polymer, and ceramic.
Abstract translation: 提供一种电子封装及其制造方法，以便容易地处理第一盖晶片并且通过用从包括硅，金属，聚合物和陶瓷的组中选择的一种元件形成第一盖晶片来容易地形成空腔。 器件（170）布置在器件晶片（180）的一个表面上。 在第一盖晶片（112）的一个表面中形成空腔。 第一盖晶片与器件晶片的一个表面结合以覆盖器件。 第二覆盖晶片（114）堆叠在第一覆盖晶片的另一个表面上。 第一覆盖晶片由第二盖晶片和蚀刻溶液由具有不同加工度的材料组成。 第一覆盖晶片包括从包括硅，金属，聚合物和陶瓷的组中选择的一种元素。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.025 seconds)
