-
公开(公告)号：KR1019950003990A
公开(公告)日：1995-02-17
申请号：KR1019930012808
申请日：1993-07-08
Applicant: 삼성전자주식회사
Inventor： 김시한
IPC: G06F13/00
Abstract: 본 발명은 그래픽 처리장치에서 비디오메모리에 저장하고 있는 데이타를 억세스할 시 제어부가 대기 시간없이 비디오 데이타를 억세스하여 그래픽 처리한다.
이를 위하여 메모리 리드 동작시 제어부는 억세스하고자 하는 비디오 데이타의 어드레스를 출력한다. 그리고 메모리리드제어기의 내부버퍼에는 근접한 어드레스를 갖는 일정크기의 비디오데이타를 비디오메모리로부터 미리 리드하여 저장한다. 그리고 제어부로 부터 출력되는 어드레스와 버퍼에 저장중인 비디오데이타의 어드레스들을 비교하여 동일한 경우에는 제어부를 대기상태에시 해제시키고 버퍼에 저장중인 데이타를 연속하여 제어부로 인가한다. 따라서 제어부는 대기시간 없이 비디오데이타를 수신하여 그래픽처리할 수 있다.
따라서 그래픽 처리 장치에서 비디오메모리부터 비디오 데이타를 억세스 할 시 대기 시간 없이 신속하게 데이타를 억세스하여 그래픽 처리할 수 있다.-
-
公开(公告)号：KR1020170054054A
公开(公告)日：2017-05-17
申请号：KR1020150156745
申请日：2015-11-09
Applicant: 삼성전자주식회사
CPC classification number: H01L33/56 , H01L33/22 , H01L33/382 , H01L33/44 , H01L33/46 , H01L33/502 , H01L33/54 , H01L33/60
Abstract: 본발명은반도체발광소자, 발광패키지, 및발광모듈에관한것으로서, 제 1 도전형반도체층, 활성층, 및제 2 도전형반도체층이순차적층된발광적층체; 상기제 2 도전형반도체층을적어도부분적으로둘러싸는봉지층; 및상기제 1 도전형반도체층을덮도록배치된파장변환층을포함하는발광패키지를제공한다. 상기봉지층또는상기파장변환층은 AlInGaN(0≤x,y,z≤1, x=y=z=0 및 x=y=z=1 제외) 화합물반도체의열팽창계수보다더 큰열팽창계수를가질수 있다. 본발명의반도체발광소자, 발광패키지, 또는발광모듈은동작온도에서열적드룹이완화되어발광효율이개선되는효과가있다.
Abstract translation: 本发明涉及一种半导体发光器件，发光器件封装，以及发光模块，所述第一导电半导体层，有源层，第二mitje导电型半导体层为发光层依次层叠体; 密封层，其至少部分地围绕第二导电类型半导体层; 以及被布置为覆盖第一导电类型半导体层的波长转换层。 密封层或波长转换层由AlInGaN（0≤X，Y，z≤1，X = Y = Z = 0和X = Y = Z = 1除外）可以具有的热膨胀比化合物半导体的热膨胀系数的任何更大的系数 有。 的半导体发光器件，发光器件封装，或本发明的发光模块具有热下垂减轻操作温度以提高发光效率的效果。
-
公开(公告)号：KR1020160124375A
公开(公告)日：2016-10-27
申请号：KR1020150054630
申请日：2015-04-17
Applicant: 삼성전자주식회사
CPC classification number: H01L33/0095 , H01L33/486 , H01L33/504 , H01L33/505 , H01L33/54 , H01L33/58 , H01L2933/0041 , H01L2933/005 , H01L2933/0058
Abstract: 본발명의반도체발광소자패키지의제조방법은웨이퍼상에제1 도전형반도체층, 활성층및 제2 도전형반도체층이순차적으로적층된복수의발광다이오드칩을형성하는단계, 상기제1 도전형반도체층상에형광체층및 봉지층(encapsulation layer)을형성하는단계, 상기봉지층의상면을식각하여텍스쳐(texture)를형성하는단계, 및상기복수의발광다이오드칩을서로분리하는단계를포함한다.
-
公开(公告)号：KR1019990074373A
公开(公告)日：1999-10-05
申请号：KR1019980007917
申请日：1998-03-10
Applicant: 삼성전자주식회사
Inventor： 김시한
IPC: G06F7/02
Abstract: 선입 선출 버퍼 및 그의 상태 신호 발생 방법이 개시된다. 본 발명에 의한 선입 선출 버퍼는, 2
n 의 어드레스 영역을 갖는 데이터 저장부를 포함하는 선입 선출 버퍼에 있어서, 독출 제어 신호에 응답하여 n비트의 독출 어드레스 및 독출 플래그를 발생하고, n비트의 독출 어드레스를 데이터 저장부로 출력하는 독출 어드레스 발생 수단, 기입 제어 신호에 응답하여 n비트의 기입 어드레스 및 기입 플래그를 발생하고, n비트의 기입 어드레스를 데이터 저장부로 출력하는 기입 어드레스 발생 수단, n비트의 기입 어드레스, n비트의 독출 어드레스, 기입 플래그 및 독출 플래그를 입력하고, n비트의 기입 어드레스와 n비트의 독출 어드레스를 비교하고, 기입 플래그와 독출 플래그를 비교하여 데이터 저장부의 데이터 저장 상태를 나타내는 상태 신호를 출력하는 상태 신호 발생 수단을 구비하고, 독출 및 기입 플래그는 독출 및 기입 어드레스 발생 수단들 각각이 n비트의 어드레스를 카운트시 오버 플로우에 의해 발생되는 자리 올림수인 것을 특징으로 하고, 독출 및 기입 어드레스 이외에 독출 및 기입 플래그를 이용해 데이터 저장 상태를 나타내는 상태 신호를 발생하므로, 데이터 저장 공간을 모두 활용할 수 있으며, 종래에 비교기 및 뺄셈기로 구현되었던 상태 비교기를 일반적인 비교기로서 간단히 구현할 수 있는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR100190015B1
公开(公告)日：1999-06-01
申请号：KR1019960001608
申请日：1996-01-25
Applicant: 삼성전자주식회사
Inventor： 김시한
IPC: H04L29/02
Abstract: 본 발명의 그래픽 데이터의 비트블록전송 방법에 관해 게시한다. 종래에는 소오스 영역의 시작점이 데스티네이션 영역의 시작점보다 뒤에 위치할 경우에는 데스티네이션 영역의 선입선출을 충분히 활용할 수 없게 되고 그로 인해 시간 손실이 발생했으나, 본 발명에 따르면 비트블록전송이 시작되기 전에 미리 1개의 소오스 영역 데이터를 메모리에 적립함으로써 소오스 영역과 데스티네이션 영역의 메모리 수가 동일하게 되어 효율적인 비트블록전송이 수행될 뿐만 아니라 시간 손실도 줄일 수 있다.
-
公开(公告)号：KR1019970060790A
公开(公告)日：1997-08-12
申请号：KR1019960001608
申请日：1996-01-25
Applicant: 삼성전자주식회사
Inventor： 김시한
IPC: H04L29/02
Abstract: 본 발명은 그래픽 데이터의 비트블록전송 방법에 관해 게시한다. 종래에는 소오스 영역의 시작점이 데스티네이션 영역의 시작점보다 뒤에 위치할 경우에는 데스티네이션 영역의 선입선출을 충분히 활용할 수 없게 되고 그로 인해 시간 손실이 발생했으나, 본 발명에 따르면 비트블록전송이 시작되기 전에 미리 1개의 소오스 영역 데이터를 메모리에 적립함으로써 소오스 영역과 데스티네이션 영역의 메모리 수가 동일하게 되어 효율적인 비트블록전송이 수행될 뿐만 아니라 시간 손실도 줄일 수 있다.
-
-
公开(公告)号：KR1020170014558A
公开(公告)日：2017-02-08
申请号：KR1020150108148
申请日：2015-07-30
Applicant: 삼성전자주식회사
CPC classification number: H01L33/60 , H01L33/007 , H01L33/06 , H01L33/18 , H01L33/32 , H01L33/38 , H01L33/382 , H01L33/44 , H01L33/54 , H01L33/56 , H01L33/62 , H01L2933/0016 , H01L2933/005 , H01L2933/0058
Abstract: 본발명의발광소자패키지는제1 도전형반도체층, 활성층및 제2 도전형반도체층이순차적으로적층되어구성된발광구조물; 상기발광구조물의양측부및 상부에형성되어있는분리절연층; 상기제1 도전형반도체층및 제2 도전형반도체층과각각전기적으로연결된제1 연결전극부및 제2 연결전극부; 상기제1 연결전극부및 제2 연결전극부와각각전기적으로연결된제1 전극패드및 제2 전극패드; 상기제1 전극패드및 제2 전극패드사이에위치하는제1 몰딩수지층; 상기제1 전극패드및 제2 전극패드와각각전기적으로연결된제1 필라전극및 제2 필라전극; 및상기제1 몰딩수지층, 제1 전극패드및 제2 전극패드상에서상기제1 필라전극및 제2 필라전극사이에위치하는제2 몰딩수지층을포함한다.
Abstract translation: 发光二极管（LED）封装包括包括第一导电型半导体层，有源层和第二导电型半导体层的发光结构; 隔离绝缘层; 分别与第一导电型半导体层和第二导电型半导体层电连接的第一连接电极部分和第二连接电极部分; 分别电连接到第一连接电极部分和第二连接电极部分的第一电极焊盘和第二电极焊盘; 第一模塑树脂层，设置在所述第一电极焊盘和所述第二电极焊盘之间; 分别与第一电极焊盘和第二电极焊盘电连接的第一柱状电极和第二柱状电极; 以及设置在第一模塑树脂层，第一电极焊盘和第二电极焊盘上以及在第一柱状电极和第二柱状电极之间的第二模塑树脂层。
-
公开(公告)号：KR1020000015136A
公开(公告)日：2000-03-15
申请号：KR1019980034877
申请日：1998-08-27
Applicant: 삼성전자주식회사
Inventor： 김시한
IPC: H04L12/40
CPC classification number: H04L12/40032 , H04L12/40013 , H04L12/40052
Abstract: PURPOSE: A serial bus interface system with a high speed is provided to improve the speed of data transmission by using multi-signal lines to transmission cable media of the serial bus interface with a high speed. CONSTITUTION: A serial bus interface system with a high speed, using multi-signal lines comprises a link interface device, an encoding device, an analog interface device, a decoding/re-synchronization device, and an arbiter device. The link interface device transmits/receives predetermined control signals and parallel data. The encoding device converts the parallel data to serial data, encodes the converted serial data, and outputs the converted serial data as a first-N(>1) transmitting data and a transmission strobe signal. The analog interface device outputs the first-N(>1) and the transmission strobe signal by answering to speed information, and receives a reception strobe signal and first-N(>1) reception data in the outside. The decoding/re-synchronization device re-synchronizes the first-N(>1) reception data and the reception strobe signal by answering a system clock signal and decodes the result. The arbiter device receives arbiter information through the data control signal and the analog interface device, outputting a data enable signal to the encoding device and the decoding/re-synchronization device, and controls the encoding device and the decoding/re-synchronization device.
Abstract translation: 目的：提供高速串行总线接口系统，通过使用多信号线将串行总线接口的传输电缆介质高速化，提高数据传输的速度。 构成：使用多信号线的高速串行总线接口系统包括链路接口设备，编码设备，模拟接口设备，解码/重新同步设备和仲裁设备。 链路接口设备发送/接收预定的控制信号和并行数据。 编码装置将并行数据转换为串行数据，对经转换的串行数据进行编码，并将转换的串行数据作为第一N（> 1）个发送数据和发送选通信号输出。 模拟接口装置通过应答速度信息输出第一N（> 1）和发送选通信号，并在外部接收接收选通信号和第一N（> 1）个接收数据。 解码/再同步装置通过应答系统时钟信号来重新同步第一N（> 1）个接收数据和接收选通信号，并解码结果。 仲裁设备通过数据控制信号和模拟接口设备接收仲裁器信息，向编码设备和解码/重新同步设备输出数据使能信号，并控制编码设备和解码/重新同步设备。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.065 seconds)
