公开(公告)号：KR1020090008621A

公开(公告)日：2009-01-22

申请号：KR1020070071702

申请日：2007-07-18

Applicant: 삼성전자주식회사

Inventor： 유용석 ,  박태서 ,  기석철

IPC: H04N19/51

CPC classification number: G06K9/6892 ,  G06T7/254 ,  G06T2207/10016 ,  G06T2207/20072

Abstract: A method and an apparatus for detecting important motion are provided to generate a car image having a sign about motion of an input image and detect important motion of the input image through calculation of a motion amount in the car image based on the sign of the car image, thereby maintaining a high detecting rate and lowering a warning generating rate about unimportant motion. An important motion detecting apparatus(200) comprises a car image calculation unit(210) and a motion detecting unit(220). The car image calculation unit generates a car image having a sign about motion of an input image from input images. The car image is the difference between a before frame and an after frame. The motion detecting unit comprises a graph generating unit(221) and a least cost calculation unit(222). The graph generating unit generates and outputs a graph including a sign and coordinate information of an area according to each area in the input car image. The least cost calculation unit detects that it calculates the minimum value of the total cost from the graph formation part based on each node and cost information and the importance moves.

Abstract translation: 提供了一种用于检测重要运动的方法和装置，以产生具有关于输入图像的运动的符号的汽车图像，并且通过基于汽车的标志来计算汽车图像中的运动量来检测输入图像的重要运动 从而保持高检测率并降低关于不重要运动的警告产生速率。 重要的运动检测装置（200）包括汽车图像计算单元（210）和运动检测单元（220）。 车辆图像计算单元从输入图像生成具有关于输入图像的运动的符号的汽车图像。 汽车图像是前帧和后帧之间的差异。 运动检测单元包括图形生成单元（221）和最小成本计算单元（222）。 图形生成单元生成并输出根据输入轿厢图像中的各区域的符号和区域的坐标信息的曲线图。 最小成本计算单元基于每个节点和成本信息检测其从图形形成部分计算总成本的最小值，并且重要性移动。

公开(公告)号：KR1020070012069A

公开(公告)日：2007-01-25

申请号：KR1020050066891

申请日：2005-07-22

Applicant: 삼성전자주식회사

Inventor： 부경호 ,  류창우 ,  신유균 ,  박태서 ,  이진욱

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/1037

Abstract: A method for forming a semiconductor device is provided to uniformly distribute impurity elements in a three-dimensional structure like a channel region or a source drain region by isotropically doping the three-dimensional structure by a plasma doping process using first source gas including n-type or p-type impurity element and second source gas including dilution elements unrelated to an electrical characteristic of a doping region. A three-dimensional structure of a semiconductor is formed on a semiconductor substrate. A plasma doping process is performed to isotropically dope the three-dimensional structure, using first source gas including n-type or p-type impurity element and second source gas including dilution elements unrelated to an electrical characteristic of a doping region(S170). The process for forming the three-dimensional structure includes a process for forming a pin protruding upward from the semiconductor substrate wherein the pin includes a channel region and is the three-dimensional structure.

Abstract translation: 提供一种用于形成半导体器件的方法，通过使用包括n型的第一源气体通过等离子体掺杂工艺通过各向同性地掺杂三维结构来均匀地分布诸如沟道区或源漏区的三维结构中的杂质元素 或p型杂质元素和包括与掺杂区域的电特性无关的稀释元素的第二源气体。 在半导体衬底上形成半导体的三维结构。 使用包括n型或p型杂质元素的第一源气体和包括与掺杂区域的电特性无关的稀释元件的第二源气体，进行等离子体掺杂工艺以各向同性地掺杂三维结构（S170）。 形成三维结构的方法包括形成从半导体衬底向上突出的销的工艺，其中该销包括沟道区并且是三维结构。

公开(公告)号：KR1020060018063A

公开(公告)日：2006-02-28

申请号：KR1020040066398

申请日：2004-08-23

Applicant: 삼성전자주식회사

Inventor： 소병석 ,  박태서 ,  김윤상 ,  이상국

IPC: G06K9/00

CPC classification number: G06K9/00604 ,  G06K9/00335 ,  G06T7/254

Abstract: 시선을 이용한 인증 장치 및 그 방법이 개시된다. 촬영 축과 동일 축 상에서 발생하는 제1 조명을 기초로 눈동자를 촬영하여 제1 영상을 생성하고 촬영 축과 상이한 축 상에서 발생하는 제2 조명을 기초로 눈동자를 촬영하여 제2 영상을 생성한다. 그리고, 제1 영상 및 상기 제2 영상을 기초로 눈동자의 움직임을 추적하여 움직임에 의해 생성되는 궤적을 파악한 후 파악된 궤적과 인증용으로 미리 저장된 인증용 궤적의 동일성을 판단한다. 이로써, 비접촉식으로 동작하고 제3자에 의한 도용을 방지하는 인증 장치 및 방법을 구현할 수 있다.
적외선, 차영상, 궤적, 눈동자

Abstract translation: 提供了一种基于视觉的认证装置和方法。 在该方法中，通过使用与照相机的拍摄轴在同一轴上产生的第一光照拍摄人的眼睛来生成第一图像，并且通过使用在照相机上产生的第二光照拍摄人的眼睛来生成第二图像 与拍摄轴不同的轴。 基于第一图像和第二图像跟踪眼睛运动，并且识别眼睛运动的轨迹。 然后，确定所识别的轨道是否与以前为了认证目的而存储的轨道相同。

公开(公告)号：KR100543703B1

公开(公告)日：2006-01-20

申请号：KR1020030062780

申请日：2003-09-08

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  이상국 ,  김성철

IPC: G06F3/0346

CPC classification number: G06F3/033 ,  G06F3/0346 ,  G06F2203/0331

Abstract: 포인팅 장치 및 방법이 개시된다. 본 발명은 손가락에 장착되어 휴대용 컴퓨터에 포인팅 신호를 입력하는 포인팅 장치에 있어서, 손가락의 움직임에 따른 가속도 신호를 출력하는 가속도계; 및 가속도 신호를 이용하여 손가락이 소정 접촉면을 접촉할 때 발생하는 미소충돌 신호 및 손가락이 접촉면을 떠날 때 발생하는 상승신호를 감지하고, 미소충돌 신호로부터 상승신호 감지시까지 이어지는 손가락의 포인팅 동작을 감지하여 포인팅 신호로 출력하는 신호처리부를 포함함을 특징으로한다.

公开(公告)号：KR100505628B1

公开(公告)日：2005-08-03

申请号：KR1019990005784

申请日：1999-02-22

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  박경원

IPC: H01L21/76

Abstract: 반도체 장치의 트랜치형 소자분리막 형성방법에 관해 개시되어 있다. 본 발명은 기판에 활성영역과 필드영역을 설정하는 단계; 상기 필드영역에 트랜치를 형성하는 단계; 상기 트랜치를 채우는 절연막을 형성하는 단계; 상기 절연막을 어닐링하는 단계; 상기 절연막을 상기 트랜치 안으로 리세스시켜 소자분리막을 형성하고 상기 기판과 상기 트랜치 상부 측벽을 노출시키는 단계; 상기 기판의 전면에 희생 산화막을 열적 성장시키는 단계; 및 상기 트랜치의 상부 측벽에 상기 소자분리막과 연결되는 산화막 팁(tip)을 형성하는 단계를 포함하는 소자분리막 형성방법을 제공한다.

公开(公告)号：KR100486739B1

公开(公告)日：2005-05-03

申请号：KR1020030042774

申请日：2003-06-27

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  이상국

IPC: H04B1/38

CPC classification number: H04B1/385 ,  G06F3/014 ,  H04B2001/3861

Abstract: 착용형 휴대폰 및 그 사용방법에 관해 개시되어 있다. 본 발명은 여기서 장갑, 사용자 인터페이스가 구비되어 있고 가상 키 패드가 표시되는 디스플레이, 상기 디스플레이 밑에 구비되어 손 전체의 움직임을 감지하는 센서, 손가락과 손등의 경계에 구비되어 손가락의 움직임을 감지하는 센서들, 소지의 뿌리 아래쪽에 구비된 스피커, 상기 스피커 아래쪽으로 소정 거리만큼 이격된 마이크로폰, 상기 디스플레이에 표시되어 선택된 정보 및 상기 마이크로폰을 통해 입력되는 음성 정보를 외부로 송출하고, 외부에서 수신된 정보를 상기 디스플레이 및 상기 스피커에 전송하는 무선통신모듈 및 상기 무선통신모듈과 디스플레이에 전원을 공급하는 배터리를 구비하되, 상기 장갑을 제외한 모든 구성요소들은 상기 장갑의 손바닥 쪽을 제외한 나머지 부분에 구비된 것을 특징으로 하는 착용형 휴대폰 및 그 사용� ��법을 제공한다.

公开(公告)号：KR1020050027781A

公开(公告)日：2005-03-21

申请号：KR1020030064153

申请日：2003-09-16

Applicant: 삼성전자주식회사

Inventor： 윤재만 ,  박동건 ,  진교영 ,  요시다마코토 ,  박태서

IPC: H01L27/092

CPC classification number: H01L29/7851 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795

Abstract: A dual gate FET(Field Effect Transistor) and a manufacturing method thereof are provided to prevent the degradation of electrical properties by forming thickly a non-channel gate oxide layer on predetermined portions of a silicon substrate. A plurality of fins(102) are protruded from a silicon substrate(100b) of an active region, wherein each fin has a first and second side. A source and drain region are formed at both edges of the fin. A channel region is formed in the fin. A channel gate oxide layer(180) is formed on the first and second sides of the fin. A pad insulating pattern(110a) is formed on the fin. An isolation pattern(170a) is filled in a trench isolation region. A non-channel gate oxide layer(106a) is formed between the fins on the substrate. A gate line(190) is formed on the resultant structure.

Abstract translation: 提供双栅极FET（场效应晶体管）及其制造方法，以通过在硅衬底的预定部分上形成非沟道栅氧化层来防止电性能的劣化。 多个翅片（102）从有源区的硅基板（100b）突出，其中每个翅片具有第一和第二侧。 源极和漏极区域形成在鳍片的两个边缘处。 在翅片中形成沟道区域。 在鳍片的第一和第二侧上形成沟道栅氧化层（180）。 在翅片上形成焊盘绝缘图案（110a）。 隔离图案（170a）填充在沟槽隔离区域中。 在基板上的翅片之间形成非沟道栅氧化层（106a）。 在所得结构上形成栅极线（190）。

公开(公告)号：KR100471189B1

公开(公告)日：2005-03-10

申请号：KR1020030010402

申请日：2003-02-19

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  이종호 ,  윤의준 ,  정우인 ,  최시영

IPC: H01L29/78

CPC classification number: H01L29/7851 ,  H01L29/66795 ,  H01L29/7854

Abstract: 수직채널 전계효과 트랜지스터 및 그 제조방법을 제공한다. 이 트랜지스터는 반도체 기판이 수직으로 돌출된 핀(fin)과, 핀의 하부측벽에 형성된 질화막 라이너 및 핀의 하부측벽 및 질화막 라이너 사이에 개재된 버퍼 산화막을 포함한다. 핀의 상부 측벽에는 버퍼 산화막과 연결된 게이트 절연막이 형성되고, 핀의 주변에는 질화막 라이너에 의해 핀과 소정간격 이격되어 형성된 소자 분리막이 형성된다. 핀의 상부를 가로질러 게이트 전극이 배치된다. 이 트랜지스터의 제조방법은 반도체 기판을 식각하여 핀을 형성하는 것을 포함한다. 핀이 형성된 반도체 기판 상에 버퍼산화막 및 질화막을 콘포말하게 형성하고, 핀의 높이보다 두꺼운 절연막을 형성한다. 절연막을 화학적기계적연마하여 질화막을 노출시킴과 동시에 질화막의 주변을 둘러싸는 소자분리막을 형성한다. 질화막 및 버퍼산화막을 차례로 리세스시켜 핀의 상부를 노출시키고 핀의 하부측벽에 인접하게 질화막 라이너를 형성한다. 핀의 노출된 부분에 게이트 산화막을 형성하고, 핀의 상부를 가로지르는 게이트 전극을 형성한다.

公开(公告)号：KR1020040074501A

公开(公告)日：2004-08-25

申请号：KR1020030010402

申请日：2003-02-19

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  이종호 ,  윤의준 ,  정우인 ,  최시영

IPC: H01L29/78

CPC classification number: H01L29/7851 ,  H01L29/66795 ,  H01L29/7854

Abstract: PURPOSE: An FET having a vertical channel and a fabricating method thereof are provided to improve the thermal conductivity and minimize an influence due to a floating body effect by etching a bulk semiconductor substrate to form a fin and utilizing an upper sidewall of the fin or an upper side of the upper sidewall as a channel of a transistor. CONSTITUTION: A fin(56) is projected vertically from the surface of a semiconductor substrate. A nitride layer liner(60a) is formed on a lower sidewall of the fin. A buffer oxide layer(58) is inserted between the lower sidewall of the fin and the nitride layer liner. A gate insulating layer(64) is connected to the buffer oxide layer and is formed on the upper sidewall of the fin. An isolation layer(62a) is separated from the fin by the nitride layer liner. A gate electrode(66) is arranged across the upper surface of the fin.

Abstract translation: 目的：提供具有垂直通道的FET及其制造方法，以通过蚀刻体半导体衬底以形成翅片并利用翅片的上侧壁或改善散热片的上侧壁，从而提高导热性并最小化由于浮体效应引起的影响 上侧壁的上侧作为晶体管的沟道。 构成：翅片（56）从半导体衬底的表面垂直地投影。 氮化物层衬垫（60a）形成在鳍的下侧壁上。 缓冲氧化物层（58）插入在翅片的下侧壁和氮化物层衬垫之间。 栅极绝缘层（64）连接到缓冲氧化物层，并形成在鳍的上侧壁上。 通过氮化物层衬垫将隔离层（62a）与翅片分离。 栅极电极（66）横跨鳍片的上表面布置。

公开(公告)号：KR100338771B1

公开(公告)日：2002-05-30

申请号：KR1019990050223

申请日：1999-11-12

Applicant: 삼성전자주식회사

Inventor： 박태서 ,  박경원 ,  박정우 ,  송원상

IPC: H01L21/76

CPC classification number: H01L21/76224 ,  Y10S438/958

Abstract: 본발명은수소어닐링단계를포함하는공정이간단한트렌치소자분리방법에대한것이다. 본발명에따른트렌치소자분리방법은, 먼저반도체기판상에감광막패턴을형성한다. 경우에따라서, 감광막패턴을형성하기전에패드절연막을형성할수도있다. 그런다음, 감광막패턴을식각마스크로사용하여반도체기판내에반도체기판의활성영역을한정하는트렌치를형성한다. 그리고나서, 상기트렌치내에소자분리막을형성한다. 그다음으로, 활성영역상에형성된데미지를제거하기위하여, 소자분리막이형성된반도체기판을수소분위기에서어닐링한다.