Abstract:
PURPOSE: A graphene transferring member, a graphene transferring method, and a method for manufacturing a graphene device are provided to protect graphene by forming a metal thin film layer on the graphene. CONSTITUTION: A graphene transferring member includes a metal thin film layer(220) and a graphene layer(230) which are successively laminated on an adhesive member(210). The metal thin film layer and the graphene layer are patterned with the same shape. The metal thin film layer includes electrode forming units which are separated, and a metal part between the electrode forming units. The electrode forming unit becomes an electrode on the graphene layer by removing the metal part.
Abstract:
그래핀성장분석법에관해개시되어있다. 개시된방법은기판상에 2D 물질을형성한다음, 결함을탐지하기위한물질(결함을표시하기위한물질)을 2D 물질의결함상에증착시키고, 상기탐지물질이증착된 2D 물질의이미지를획득하거나상기탐지물질의맵 좌표를획득하고, 획득한이미지나맵 좌표를처리한다. 이러한방법에서상기탐지물질은원자층증착이나화학기상증착을이용하여상기 2D 물질결함상에증착시킬수 있다. 상기탐지물질은유기물질또는무기물질일수 있다. 상기유기물질과상기무기물질은금속, 반도체또는유전체일수 있다. 상기유전체는산화물일수 있다. 상기탐지물질이증착된 2D 물질의이미지는 TEM, SEM, CD-SEM 또는 OM으로촬영하여획득할수 있다.
Abstract:
그래핀 소자 및 이의 제조 방법이 개시된다. 개시된 그래핀 소자는 반도체 기판와, 반도체 기판 상의 일 영역에 배치된 그래핀층와, 그래핀층 상의 제1 영역에 형성된 제1 전극과, 그래핀층 상의 제2 영역에 형성된 제2 전극과, 그래핀층과 상기 제2 전극의 사이에 개재되는 절연층과, 반도체 기판 상의 그래핀층이 형성되지 않은 제3 영역에 형성된 제3 전극을 포함하며, 반도체 기판은 제1 전극, 그래핀층, 및 반도체 기판의 접합에 의해 제2 전극에 전압이 인가될 때보다 인가되지 않을 때 더 큰 쇼트키 배리어를 갖는다.
Abstract:
The present invention relates to a method for preparing graphene and a graphene applied device comprising the same. The method for preparing graphene comprises: a step of forming a silicon carbide thin film on a substrate; a step of forming a metal thin film on the silicon carbide thin film; and a step of treating the silicon carbide thin film and the metal thin with heat to form a metal composite layer and graphene on the substrate.
Abstract:
PURPOSE: A graphene switching device including a tunable barrier is provided to prevent a graphene defect by forming an energy gap between an electrode and a graphene current path using a semiconductor barrier. CONSTITUTION: A gate oxide layer(120) is formed on a substrate(110). The gate oxide layer is made of silicon oxide or silicon nitride. A graphene layer(130) is formed on the gate oxide layer. A semiconductor layer(140) and a first electrode(151) are successively laminated on a first region of the graphene layer. A second electrode(152) is formed on a second region which is separated from the first region of the graphene layer.