-
公开(公告)号：KR101478247B1
公开(公告)日：2014-12-31
申请号：KR1020080023001
申请日：2008-03-12
Applicant: 삼성전자주식회사
CPC classification number: H01L25/0657 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/48 , H01L24/49 , H01L2224/0401 , H01L2224/04042 , H01L2224/05001 , H01L2224/0554 , H01L2224/16145 , H01L2224/16237 , H01L2224/48091 , H01L2224/48095 , H01L2224/48227 , H01L2224/48464 , H01L2224/49175 , H01L2224/731 , H01L2224/73207 , H01L2224/73265 , H01L2225/0651 , H01L2225/06513 , H01L2225/06527 , H01L2225/06572 , H01L2924/00014 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19107 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본발명은집적회로를포함하는기판상에형성된칩 패드와칩 패드를노출시키는패시베이션층을포함하는반도체칩을구비한다. 칩패드와접속되면서반도체칩 상에와이어본딩을위한와이어본딩패드가연장형성되어있다. 제2 반도체칩과의접속을위한제1 솔더패드를갖는제1 재배선층이형성되어있다. 제1 재배선층상부에서제1 재배선층과접속되면서제3 반도체칩과의접속을위한제2 솔더패드를갖는제2 재배선층이형성되어있다. 제1 재배선층의제1 솔더패드와대응되는위치에형성된제1 범프를통하여접속되는제2 반도체칩이위치한다. 제2 반도체칩 상부에제2 재배선층의제2 솔더패드와대응되는위치에형성된제2 범프를통하여접속되는제3 반도체칩이위치한다.
-
公开(公告)号：KR1020140138424A
公开(公告)日：2014-12-04
申请号：KR1020130058491
申请日：2013-05-23
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0482 , G06F3/017 , G06F3/0236 , G06F3/0488 , G06F3/04883 , G06F3/04886 , G06F2203/04807 , G06F3/01 , G06F3/041 , G06F3/0485 , G06F3/14
Abstract: 제스쳐를 이용한 사용자 인터페이스 방법 및 장치가 개시된다. 일 실시예에 따른 제스쳐를 이용한 사용자 인터페이스 방법은 미리 정해진 위치 또는 감지된 적어도 하나의 트래킹 대상의 위치를 이용하여 적어도 하나의 기본 영역과 적어도 하나의 탐색 영역을 포함하는 적어도 하나의 제스쳐 영역을 설정하는 단계, 입력 장치를 이용하여 상기 적어도 하나의 트래킹 대상의 제스쳐를 감지하는 단계 및 상기 감지된 제스쳐로부터 상기 적어도 하나의 탐색 영역에 포함된 적어도 하나의 항목 중 어느 하나의 항목을 선택하는 선택 제스쳐 또는 상기 적어도 하나의 탐색 영역에서 상기 적어도 하나의 기본 영역으로 이동하는 확인 제스쳐 중 적어도 하나를 인식하는 단계를 포함할 수 있다.
Abstract translation: 公开了一种基于手势的用户界面的方法和装置。 根据实施例，一种用于基于手势的用户界面的方法包括以下步骤：基于预定位置或至少至少一个检测到的位置来设置包括至少一个基本区域和至少一个导航区域的至少一个手势区域 一个要跟踪的对象 使用输入设备检测要跟踪的所述至少一个对象的手势; 以及从检测到的手势中识别至少一个用于选择包括在至少一个导航区域中的至少一个项目中的任何一个的选择手势和用于从至少一个导航区域移动到至少一个导航区域的确认手势 基本区域。
-
公开(公告)号：KR1020130142913A
公开(公告)日：2013-12-30
申请号：KR1020130060979
申请日：2013-05-29
Applicant: 삼성전자주식회사
IPC: H04N5/341
CPC classification number: H04N5/23229 , G06T7/20 , G06T7/269 , G06T2207/10016
Abstract: Disclosed are an event-based image processing device and a method using the same. The event-based image processing device according to embodiments of the present invention comprises a sensor which senses whether or not a predetermined event occurs in each of a plurality of image pixels and outputs an event signal; a time stamp unit which generates the time stamp information by mapping at least one pixel corresponding to the outputted event signal and the time that the event signal is outputted; and an optical flow generation unit which generates an optical flow based on the time stamp information in response to the outputted event signal. [Reference numerals] (110) Sensor;(120) Time stamp unit;(130) Optical flow generation unit;(AA) Image data;(BB) Optical flow
Abstract translation: 公开了一种基于事件的图像处理装置及其使用方法。 根据本发明的实施例的基于事件的图像处理装置包括感测多个图像像素中的每一个中是否发生预定事件并且输出事件信号的传感器; 时间戳单元，其通过映射与输出的事件信号相对应的至少一个像素和输出事件信号的时间来生成时间戳信息; 以及光流产生单元，其响应于输出的事件信号而基于时间戳信息生成光流。 （110）传感器;（120）时标单元;（130）光流产生单元;（AA）图像数据;（BB）光流
-
公开(公告)号：KR1020130013013A
公开(公告)日：2013-02-06
申请号：KR1020110074387
申请日：2011-07-27
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
IPC: G06N3/063
CPC classification number: G06N3/063 , G06N3/04 , G06N3/049 , G06N3/06 , G06N3/0635
Abstract: PURPOSE: A device for calibrating inconsistency in a neuromorphic chip and a method thereof are provided to control offset regardless of a connection strength control variable which controls connection strength, thereby calibrating the inconsistency of a neuron at a low cost. CONSTITUTION: When a spike is inputted, an input switch(110) outputs a current to a connection strength control unit(120) and an offset control unit(130). The connection strength control unit outputs a current amount corresponding to connection strength determined by a connection strength control variable. The offset control unit is connected to the connection strength control unit in parallel. The offset control unit controls the outputted current amount corresponding to a control signal and controls offset. The offset control unit includes current amount control units(135-137) controlling the offset with the current amount; offset switches(132-134); and a control unit(131) controlling on/off offset switches. [Reference numerals] (110) Input switch; (120) Connection strength control unit; (131) Control unit; (132) First offset switch; (133) Second offset switch; (134) N-th offset switch; (135) First current amount control unit; (136) Second current amount control unit; (137) N-th current amount control unit; (140) Neuron; (AA) Connection strength control variable
Abstract translation: 目的：提供用于校准神经形态芯片中的不一致性的装置及其方法，用于控制偏移，而不管控制连接强度的连接强度控制变量，从而以低成本校准神经元的不一致性。 构成：当输入尖峰时，输入开关（110）向连接强度控制单元（120）和偏移控制单元（130）输出电流。 连接强度控制单元输出与由连接强度控制变量确定的连接强度对应的电流量。 偏移控制单元并联连接到连接强度控制单元。 偏移控制单元控制与控制信号对应的输出电流量并控制偏移。 偏移控制单元包括用当前量控制偏移的电流量控制单元（135-137） 偏移开关（132-134）; 以及控制开/关偏移开关的控制单元（131）。 （附图标记）（110）输入开关; （120）连接强度控制单元; （131）控制单元; （132）第一偏移开关; （133）第二偏移开关; （134）第N偏移开关; （135）第一电流量控制单元; （136）第二电流量控制单元; （137）第N电流量控制单元; （140）神经元; （AA）连接强度控制变量
-
公开(公告)号：KR1020090128102A
公开(公告)日：2009-12-15
申请号：KR1020080054120
申请日：2008-06-10
Applicant: 삼성전자주식회사
IPC: H01L21/82
CPC classification number: H01L23/5258 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A fuse structure of a semiconductor device and a method of forming the same are provided to prevent infiltration of moisture by covering a fuse with a protective pattern after laser repair. CONSTITUTION: In a device, an insulating layer pattern structure is formed on a semiconductor substrate and has an opening. A fuse(130) is arranged within the opening. A passivation layer pattern is formed within the opening of the insulating layer pattern in order to cover fuse. A first interlayer dielectric film pattern(120) is formed on the semiconductor substrate and has a first opening accepting the fuse. A second interlayer dielectric film pattern(140) is formed on the first interlayer dielectric film pattern. A second interlayer dielectric film pattern has the second opening which accepts the passivation layer pattern while being communicated with the first opening.
Abstract translation: 目的：提供半导体器件的熔丝结构及其形成方法，以在激光修复之后通过用保护图案覆盖保险丝来防止湿气渗透。 构成：在器件中，在半导体衬底上形成绝缘层图案结构并具有开口。 保险丝（130）布置在开口内。 在绝缘层图案的开口内形成钝化层图案以覆盖保险丝。 第一层间电介质膜图案（120）形成在半导体衬底上并且具有接受保险丝的第一开口。 在第一层间电介质膜图案上形成第二层间电介质膜图案（140）。 第二层间电介质膜图案具有第二开口，其接受钝化层图案同时与第一开口连通。
-
Patent Agency Ranking
公开(公告)号：KR100845006B1
公开(公告)日：2008-07-09
申请号：KR1020070026409
申请日：2007-03-19
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L23/3128 , H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/50 , H01L2224/05001 , H01L2224/05009 , H01L2224/05025 , H01L2224/05124 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/13025 , H01L2224/16145 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/15311 , H01L2224/05599
Abstract: A chip-stacked package and a manufacturing method thereof are provided to prevent the generation of a void within a via by forming the via through a plating method. A substrate(130) includes a wiring pattern(132) and a seed layer(134) formed on the wiring pattern. Each of chips(110) includes an electrode pad and a first through-hole penetrating the electrode pad. The chips are arranged on the seed layer in order to align the through-holes. A plurality of adhesive layers(120) are inserted between the substrate and the chip or between the chips. The adhesive layers have second through-holes. A via(140) is formed by performing a plating process using the seed layer. The via is used for filling up the first and second through-holes and penetrating the electrode pads of the chips in order to connect electrically the electrode pads with the wiring pattern.
Abstract translation: 提供了一种芯片堆叠封装及其制造方法，以通过电镀方法形成通孔来防止在通孔内产生空隙。 衬底（130）包括形成在布线图案上的布线图案（132）和籽晶层（134）。 每个芯片（110）包括电极焊盘和贯穿电极焊盘的第一通孔。 将芯片布置在种子层上以便对准通孔。 多个粘合层（120）插入在基板和芯片之间或芯片之间。 粘合剂层具有第二通孔。 通过使用种子层进行电镀处理来形成通孔（140）。 通孔用于填充第一和第二通孔并穿透芯片的电极焊盘，以便将电极焊盘与布线图案电连接。
-
-
-
公开(公告)号：KR101912165B1
公开(公告)日：2018-10-29
申请号：KR1020110131604
申请日：2011-12-09
Applicant: 삼성전자주식회사
IPC: G11C11/54
Abstract: 스파이킹뉴런기반작업기억장치가제공된다. 일측면에따른스파이킹뉴런기반작업기억장치는입력스파이크(spike) 신호를일정한형태의버스트(burst) 구조의스파이크신호인버스트신호로바뀌어출력하는입력부및 상기입력부에서출력되는버스트신호에대응하는특징값을저장하는 2개이상의저장부들을포함한다. 이때, 저장부들은입력부에서출력되는버스트신호의순서에따라순차적으로하나의저장부에하나의버스트에대응하는특징값을저장하고, 특징값에대응하는스파이크신호를지속적으로출력한다.
-
公开(公告)号：KR1020160128030A
公开(公告)日：2016-11-07
申请号：KR1020150059746
申请日：2015-04-28
Applicant: 삼성전자주식회사
CPC classification number: G06F3/012 , G06F1/1633 , G06F1/3203 , G06F3/017 , G06F3/167 , G06K9/00355 , G06K9/00389 , G06K9/4604 , G06T7/20 , G06T7/246 , G06T2207/10028
Abstract: 이벤트기반센서의출력으로부터정적패턴의추출방법이개시된다. 일측에따른패턴추출방법은동적입력에반응하여이벤트기반센서에의하여출력되는이벤트신호를수신하는단계와, 상기이벤트신호에포함된위치정보및 시간정보에기초하여, 상기동적입력과관련된정적패턴을추출하는단계를포함한다. 상기정적패턴은상기위치정보및 상기시간정보에기초하여생성되는맵으로부터추출될수 있다.
Abstract translation: 从基于事件的传感器的输出中提取静态图案的方法。 该方法可以包括响应于动态输入从基于事件的传感器接收事件信号，以及基于包括在事件信号中的标识符和时间来提取与动态输入相关联的静态模式。 可以从基于标识符和时间生成的映射中提取静态模式。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.03 seconds)
