公开(公告)号：KR1020110047755A

公开(公告)日：2011-05-09

申请号：KR1020090104503

申请日：2009-10-30

Applicant: 삼성전자주식회사

Inventor： 김기혁 ,  김남석 ,  정현수 ,  김석호 ,  박명순 ,  신창우

IPC: H01L23/12

CPC classification number: H01L21/76813 ,  H01L21/561 ,  H01L21/76879 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49816 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/02317 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05599 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor device with a rewiring structure, a semiconductor package including the same, a package laminate structure, a semiconductor module, an electronic circuit board, an electronic system, and manufacturing methods thereof are provided to improve yield through simple manufacturing processes. CONSTITUTION: Chip pads are formed on the upper side of a semiconductor chip. A protection layer(730) is formed on the semiconductor chip. A rewiring insulation layer is formed on the protection layer. Rewiring via plugs(760v) are connected to a chip pad by vertically passing through the protection layer and the rewiring insulation layer. A rewiring structure(760) includes rewiring electrically connected to the rewiring via plugs. The upper surface height of the rewiring via plugs is equal to the upper surface height of the rewiring. At least one rewiring via plug is integrated to the rewiring using the same materials.

Abstract translation: 目的：提供一种具有重新布线结构的半导体器件，包括该半导体封装的半导体封装，封装叠层结构，半导体模块，电子电路板，电子系统及其制造方法，以通过简单的制造工艺提高产量。 构成：芯片焊盘形成在半导体芯片的上侧。 在半导体芯片上形成保护层（730）。 在保护层上形成再布线绝缘层。 通过插头（760v）重新连接通过垂直穿过保护层和重新布线绝缘层连接到芯片焊盘。 重新布线结构（760）包括通过插头电连接到重新布线的重新布线。 通过插头重新布线的上表面高度等于重新布线的上表面高度。 使用相同的材​​料将至少一个通过插头重新布线整合到重新布线。

公开(公告)号：KR1020100087564A

公开(公告)日：2010-08-05

申请号：KR1020090006655

申请日：2009-01-28

Applicant: 삼성전자주식회사

Inventor： 박명순 ,  안은철 ,  정현수 ,  김석호 ,  최도연 ,  천진호

IPC: H01L21/60

CPC classification number: H01L24/11 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05124 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/05672 ,  H01L2224/05684 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/11472 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13006 ,  H01L2224/13014 ,  H01L2224/13076 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: PURPOSE: A method for forming a connection terminal including a solder unit and a solder unit supporter is provided to efficiently reduce an external impact by changing the propagation direction of a crack. CONSTITUTION: A substrate with a UBM(Under Bump Metallurgy)(116) is prepared. A solder unit(141) comprised of a lower side of a cylindrical shape and an upper side of a sphere shape is formed. The lower side is combined with the UBM. A solder unit supporter(130) is formed on the substrate and surrounds the lower side. The solder unit supporter is arranged on the UBM.

Abstract translation: 目的：提供一种用于形成包括焊料单元和焊料单元支撑件的连接端子的方法，以通过改变裂纹的传播方向来有效地减少外部冲击。 构成：制备了具有UBM（Under Bump Metallurgy）（116）的底物。 形成由圆柱形的下侧和球形的上侧构成的焊接单元（141）。 下侧与UBM组合。 焊料单元支撑件（130）形成在基板上并且围绕下侧。 焊接单元支架安装在UBM上。

公开(公告)号：KR1020090128105A

公开(公告)日：2009-12-15

申请号：KR1020080054124

申请日：2008-06-10

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  이강욱 ,  박명순 ,  최주일 ,  황선관

IPC: H01L23/52

CPC classification number: H01L23/528 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06181 ,  H01L2224/13009 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor chip, a semiconductor package and a manufacturing method of the semiconductor chip are provided to improve contact reliability of a conductive pad and a penetrating electrode by connecting the penetrating electrode to the conductive pad through a multilayer line pattern. CONSTITUTION: A semiconductor substrate(105) has a first surface(106) and a second surface(107). An integrated circuit layer(110) is located on the first surface of the semiconductor substrate. An interlayer insulating layer(120) is located on the integrated circuit layer. A penetrating electrode(140) passes through the semiconductor substrate and the interlayer insulating layer, and is exposed from the second surface of the semiconductor substrate. A multilayer line pattern(153) is connected to the penetrating electrode, and is located on the interlayer insulating layer. An inter-metallic insulating layer(145) covers the multilayer line pattern. A conductive pad(160) is formed on the inter-metallic insulating layer, and is connected to the penetrating electrode through the multilayer line pattern.

Abstract translation: 目的：提供半导体芯片，半导体封装和半导体芯片的制造方法，以通过多层线路图案将穿透电极连接到导电焊盘来提高导电焊盘和穿透电极的接触可靠性。 构成：半导体衬底（105）具有第一表面（106）和第二表面（107）。 集成电路层（110）位于半导体衬底的第一表面上。 层间绝缘层（120）位于集成电路层上。 穿透电极（140）穿过半导体衬底和层间绝缘层，并从半导体衬底的第二表面露出。 多层线图案（153）与穿透电极连接，位于层间绝缘层上。 金属间绝缘层（145）覆盖多层线路图案。 导电焊盘（160）形成在金属间绝缘层上，并通过多层线路图形与穿透电极连接。

公开(公告)号：KR100647483B1

公开(公告)日：2006-11-23

申请号：KR1020050076286

申请日：2005-08-19

Applicant: 삼성전자주식회사

Inventor： 이인영 ,  심성민 ,  장동현 ,  정현수 ,  정재식 ,  유승관 ,  박명순 ,  윤종국 ,  최주일

IPC: H01L23/48

Abstract: An interconnection structure of a semiconductor package is provided to more simplify the fabricating process of an interconnection structure by forming a contact hole for exposing an interconnection on a photoresist pattern without removing a preliminary photoresist structure from a conductive pattern such that the preliminary photoresist structure is disposed on the conductive pattern to form a conductive pattern connected to a pad. A pad(110) inputs a signal to a circuit part(105) or outputs a signal from the circuit part, disposed on a body(102) with the circuit part. A conductive pattern(120) is disposed on the upper surface of the body, electrically connected to the pad. An insulating photoresist structure(130) is formed on the upper surface of the conductive pattern, having a contact hole for exposing a part of the upper surface of the conductive pattern. The insulating photoresist structure has substantially the same outer shape as the conductive pattern.

Abstract translation: 提供半导体封装的互连结构以通过形成用于暴露光致抗蚀剂图案上的互连的接触孔而不从导电图案移除初始光致抗蚀剂结构以使得初始光致抗蚀剂结构被布置而更加简化互连结构的制造工艺 在导电图案上以形成连接到焊盘的导电图案。 垫（110）将信号输入到电路部分（105）或从电路部分输出来自布置在主体（102）上的电路部分的信号。 导电图案（120）设置在本体的上表面上，电连接到焊盘。 绝缘光刻胶结构（130）形成在导电图案的上表面上，具有用于暴露导电图案的上表面的一部分的接触孔。 绝缘光刻胶结构具有与导电图案基本相同的外部形状。

公开(公告)号：KR1020170034211A

公开(公告)日：2017-03-28

申请号：KR1020150132601

申请日：2015-09-18

Applicant: 삼성전자주식회사

Inventor： 서선경 ,  유승관 ,  권용환 ,  박명순 ,  백형길 ,  정현수 ,  조태제

IPC: H01L23/488 ,  H01L23/485 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L24/08 ,  H01L23/291 ,  H01L23/3171 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/94 ,  H01L2224/02311 ,  H01L2224/02321 ,  H01L2224/0235 ,  H01L2224/02351 ,  H01L2224/0236 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03614 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05011 ,  H01L2224/05012 ,  H01L2224/05014 ,  H01L2224/05015 ,  H01L2224/05017 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05558 ,  H01L2224/05582 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/08058 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13006 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/94 ,  H01L2924/19105 ,  H01L2224/11 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01083 ,  H01L2924/01051 ,  H01L2224/034 ,  H01L2224/1146 ,  H01L2224/0361 ,  H01L2924/01028 ,  H01L2924/01079 ,  H01L2924/01024 ,  H01L2924/01022

Abstract: 본발명의기술적사상에의한반도체패키지는, 반도체기판, 반도체기판상에형성되며중심부및 주변부를포함하고주변부에제1 패턴을갖는전극패드, 반도체기판및 전극패드상에형성되며, 전극패드의중심부를노출하는개구부및 제1 패턴상에제2 패턴을갖는패시베이션막, 전극패드및 패시베이션막상에형성되며제2 패턴상에제3 패턴을갖는시드층, 및시드층상에형성되며전극패드와전기적으로연결되는범프를포함하고, 범프하부의가장자리아래의제3 패턴주위에언더컷이형성되어있는것을특징으로한다.

Abstract translation: 在半导体基板上形成根据本发明的技术特征的半导体封装，形成在所述电极焊盘的半导体衬底，半导体衬底和具有在周边部分的第一图案的电极焊盘包括中心部分和周边部分，所述电极焊盘的中央部 具有上开口部分和曝光胶片的第一图案的第二图案上的钝化，形成在晶种层上形成的电极焊盘和钝化膜，以及具有第三图案的第二图案作为所述电极焊盘和所述电气籽晶层 并且在凸块的下部边缘下方的第三图案周围形成底切。

公开(公告)号：KR1020170033964A

公开(公告)日：2017-03-28

申请号：KR1020150131832

申请日：2015-09-17

Applicant: 삼성전자주식회사

Inventor： 박명순 ,  김원영 ,  장애니 ,  정현수 ,  이찬호

IPC: H01L23/495 ,  H01L23/525 ,  H01L23/535

CPC classification number: H01L23/50 ,  H01L24/02 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2224/05555 ,  H01L2224/06131 ,  H01L2224/06135 ,  H01L2224/06139 ,  H01L2224/06151 ,  H01L2224/06152 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/06159 ,  H01L2224/0616 ,  H01L2224/06165 ,  H01L2224/06169 ,  H01L2224/06177 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16227 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/0613

Abstract: 본발명은재배선패드를갖는반도체소자에관한것으로, 반도체기판상에제공된복수개의전기적패드들; 그리고상기전기적패드들과전기적으로연결되고외부단자가접속되는복수개의재배선패드들을포함한다. 상기복수개의재배선패드들은제1 전기적신호의전달경로인복수개의제1 재배선패드, 그리고상기제1 전기적신호와상이한제2 전기적신호의전달경로인적어도하나의제2 재배선패드를포함한다. 상기복수개의제1 재배선패드들은상기반도체기판상에서적어도두 개의열들을지어배열되고, 상기적어도하나의제2 재배선패드는상기반도체기판상에서상기적어도두 개의제1 전기적패드의열들사이에배치된다.

Abstract translation: 本发明涉及具有再布线焊盘的半导体器件，包括：设置在半导体衬底上的多个电焊盘; 并且电连接到电气焊盘的多个重新布线焊盘被连接到外部端子。 多个布线垫包括第二配线焊盘的至少一个的所述多个第一所述第一电信号的第一配线衬垫的传输路径的传输路径，和不同的第二电信号与第一电信号 。 所述多个第一布线垫设置布置在半导体基板上的两个列的至少构造之间，所述至少一个第二布线垫是在所述至少两个第一电焊盘开口在所述半导体衬底 是的。

公开(公告)号：KR1020170011366A

公开(公告)日：2017-02-02

申请号：KR1020150103883

申请日：2015-07-22

Applicant: 삼성전자주식회사

Inventor： 박명순 ,  정현수 ,  이찬호

IPC: H01L23/488 ,  H01L23/544 ,  H01L23/485 ,  H01L25/07

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/544 ,  H01L24/81 ,  H01L25/50 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81132 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/00

Abstract: TSV 구조를이용하는연결구조의안정성및 신뢰성을확보할수 있는반도체칩 및반도체패키지를개시한다. 본발명에따른반도체칩은반도체기판, 반도체기판을관통하는 TSV (through-silicon-via) 구조, 반도체기판의하면상에형성되고 TSV 구조와연결되는기저부및 기저부로부터돌출되어반도체기판의하면에형성된제1 홈(groove) 내로연장되는돌출부를가지는연결패드를포함한다.

Abstract translation: 提供了通过使用贯通硅通孔（TSV）的连接结构获得稳定性和可靠性的半导体芯片和半导体封装。 半导体芯片包括贯穿半导体衬底的半导体衬底和贯穿硅通孔（TSV）结构。 连接焊盘包括设置在半导体衬底的下表面上并连接到TSV结构的基座基座。 突出部从基座突出并延伸到形成在半导体基板的下表面中的第一槽的内部。

公开(公告)号：KR1020160004065A

公开(公告)日：2016-01-12

申请号：KR1020140082448

申请日：2014-07-02

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  박명순 ,  이찬호

IPC: H01L23/48

CPC classification number: H01L24/17 ,  H01L24/11 ,  H01L24/14 ,  H01L24/81 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1712 ,  H01L2224/73204 ,  H01L2924/014 ,  H01L2924/1436 ,  H01L2924/15311

Abstract: 반도체패키지및 이의제조방법에있어서, 반도체패키지는반도체칩에결합되어회로패턴과전기적으로연결되는다수의연결용범프들과세장형상(slender shape)을갖도록반도체칩에결합되어반도체칩과패키지기판사이의간격을조절하는다수의간격조절용범프들을구비한다. 간격조절용범프는패키지기판의절연마과반도체칩의보호막사이에배치되어언더필공정의열압착중에도반도체칩과패키지기판사이의최소이격거리를유지한다.

Abstract translation: 半导体封装及其制造方法技术领域本发明涉及半导体封装及其制造方法。 半导体封装包括：耦合到半导体芯片以电连接到电路图案的多个连接凸块; 以及耦合到半导体芯片的多个间隙调节凸块以具有细长形状以调节半导体芯片和基板之间的间隙。 间隙调整凸块布置在封装板的绝缘膜和半导体芯片的保护膜之间，以在底部填充过程的热压缩期间保持半导体芯片和封装板之间的最小间隔距离。

公开(公告)号：KR101478247B1

公开(公告)日：2014-12-31

申请号：KR1020080023001

申请日：2008-03-12

Applicant: 삼성전자주식회사

Inventor： 박명순 ,  정현수 ,  김석호 ,  김기혁 ,  신창우

IPC: H01L23/12 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05001 ,  H01L2224/0554 ,  H01L2224/16145 ,  H01L2224/16237 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/49175 ,  H01L2224/731 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본발명은집적회로를포함하는기판상에형성된칩 패드와칩 패드를노출시키는패시베이션층을포함하는반도체칩을구비한다. 칩패드와접속되면서반도체칩 상에와이어본딩을위한와이어본딩패드가연장형성되어있다. 제2 반도체칩과의접속을위한제1 솔더패드를갖는제1 재배선층이형성되어있다. 제1 재배선층상부에서제1 재배선층과접속되면서제3 반도체칩과의접속을위한제2 솔더패드를갖는제2 재배선층이형성되어있다. 제1 재배선층의제1 솔더패드와대응되는위치에형성된제1 범프를통하여접속되는제2 반도체칩이위치한다. 제2 반도체칩 상부에제2 재배선층의제2 솔더패드와대응되는위치에형성된제2 범프를통하여접속되는제3 반도체칩이위치한다.

公开(公告)号：KR101458958B1

公开(公告)日：2014-11-13

申请号：KR1020080054124

申请日：2008-06-10

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  이강욱 ,  박명순 ,  최주일 ,  황선관

IPC: H01L23/52

CPC classification number: H01L23/528 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06181 ,  H01L2224/13009 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/00012

Abstract: 다층 배선 패턴의 식각을 최소화하여 신뢰성이 높은 관통 전극을 갖는 반도체 칩, 반도체 패키지 및 그 제조 방법이 제공된다. 상기 반도체 칩에 따르면, 제 1 면 및 제 2 면을 갖는 반도체 기판이 제공된다. 집적 회로층은 상기 반도체 기판의 제 1 면 상에 제공되고, 층간 절연층은 상기 집적 회로층 상에 제공된다. 관통 전극은 상기 반도체 기판 및 상기 층간 절연층을 관통하여, 상기 반도체 기판의 제 2 면으로부터 노출된다. 다층 배선 패턴은 상기 층간 절연층 상에 형성되고, 상기 관통 전극과 연결된다. 금속간 절연층은 상기 다층 배선 패턴을 덮도록 제공된다. 도전성 패드는 상기 금속간 절연층 상에 형성되고 상기 다층 배선 패턴을 통해서 상기 관통 전극과 연결된다.