公开(公告)号：KR20210034146A

公开(公告)日：2021-03-30

申请号：KR1020190115311A

申请日：2019-09-19

Applicant: 삼성전자주식회사

Inventor： 천진호 ,  안진호 ,  정태화 ,  진정기 ,  최주일 ,  아츠시 후지사키

IPC: H01L23/525 ,  H01L23/485 ,  H01L23/498 ,  H01L33/36

CPC classification number: H01L23/525 ,  H01L23/49838 ,  H01L21/4857 ,  H01L23/13 ,  H01L23/3121 ,  H01L23/485 ,  H01L23/49822 ,  H01L24/16 ,  H01L33/36 ,  H01L2224/16227

Abstract: 재배선 기판 및 상기 재배선 기판 상에 실장되는 반도체 칩을 포함하는 반도체 패키지를 제공하되, 상기 재배선 기판은 하부 보호층, 상기 하부 보호층 상에 배치되는 제 1 도전 패턴, 상기 하부 보호층 상에서 상기 제 1 도전 패턴을 둘러싸는 제 1 절연층, 및 제 1 절연층 상에 배치되는 제 2 절연층을 포함하고, 상기 제 1 절연층은 상기 하부 보호층의 상면과 실질적으로 평행한 제 1 상면을 갖고, 상기 제 1 절연층은 상기 제 1 상면으로부터 상기 하부 보호층을 향하고 상기 제 1 도전 패턴에 인접하여 배치되고 상기 제 1 도전 패턴에 접하는 제 1 리세스를 가질 수 있다.

公开(公告)号：KR102012935B1

公开(公告)日：2019-08-21

申请号：KR1020120063075

申请日：2012-06-13

Applicant: 삼성전자주식회사

Inventor： 진정기 ,  박정우 ,  최주일

IPC: H01L21/60

公开(公告)号：KR101624972B1

公开(公告)日：2016-05-31

申请号：KR1020100011117

申请日：2010-02-05

Applicant: 삼성전자주식회사

Inventor： 마금희 ,  이우동 ,  윤민승 ,  최주일 ,  박상식 ,  황선관

IPC: H01L23/48 ,  H01L23/34

CPC classification number: H01L25/0657 ,  H01L21/561 ,  H01L21/563 ,  H01L23/481 ,  H01L23/49816 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555

Abstract: 서로다른두께의반도체칩들을갖는반도체장치를제공한다. 이장치는반도체칩 상에적층된하나또는다수의얇은반도체칩들을구비한다. 상기얇은반도체칩들은다수의관통전극들(TSV)을구비하며상기반도체칩보다작은두께를갖는다. 상기얇은반도체칩들중 선택된하나의표면에형성된다수의외부접속단자들이제공된다. 상기외부접속단자들은상기관통전극들(TSV)을경유하여상기반도체칩 및상기얇은반도체칩들에전기적으로접속된다.

公开(公告)号：KR1020160040928A

公开(公告)日：2016-04-15

申请号：KR1020140134474

申请日：2014-10-06

Applicant: 삼성전자주식회사

Inventor： 최주일 ,  후지사키아츠시 ,  박병률 ,  박지순 ,  장주희 ,  진정기

IPC: H01L23/48 ,  H01L23/10

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/3135 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L24/00 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05023 ,  H01L2224/05025 ,  H01L2224/05082 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05548 ,  H01L2224/05557 ,  H01L2224/05564 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05664 ,  H01L2224/06181 ,  H01L2224/11462 ,  H01L2224/11472 ,  H01L2224/11825 ,  H01L2224/11906 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13552 ,  H01L2224/13566 ,  H01L2224/1357 ,  H01L2224/13644 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01023 ,  H01L2924/01015 ,  H01L2924/014 ,  H01L2924/01074

Abstract: 집적회로소자는반도체구조물과, 상기반도체구조물을관통하는 TSV 구조와, TSV 구조에연결되는연결단자와, 연결단자의상면을덮는평판형캡핑부와, 평판형캡핑부에일체로연결되고연결단자의측벽중 일부를덮는쐐기형캡핑부를포함하는금속캡핑막을포함한다. 금속캡핑막을형성하기위하여, 펄스형태의전류를인가하면서연결단자를금속스트라이크전해도금액에접촉시켜전해도금을수행한다.

Abstract translation: 集成电路装置包括：半导体结构; 穿透半导体结构的TSV结构; 连接到TSV结构的连接终端; 以及金属覆盖膜，其包括覆盖连接端子的上表面的平盖部分和与该扁平封盖部分一体地连接并且部分地覆盖连接端子的侧壁的一部分的楔形封盖部分。 通过使连接端子与金属冲击电镀溶液接触，同时施加脉冲型电流以形成金属覆盖膜来进行电镀工艺。

公开(公告)号：KR1020160034755A

公开(公告)日：2016-03-30

申请号：KR1020140126143

申请日：2014-09-22

Applicant: 삼성전자주식회사

Inventor： 최주일 ,  문광진 ,  박병률 ,  안진호 ,  후지사키

IPC: H01L23/48

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L24/05 ,  H01L24/11 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05025 ,  H01L2224/05155 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 반도체장치는관통전극구조물, 보호막패턴구조물및 패드구조물을포함한다. 관통전극구조물은기판을관통하여일부가기판상부로노출되고가운데가오목한상면을가지며, 관통전극및 절연막패턴을포함한다. 관통전극은도전패턴및 도전패턴의측벽을감싸는배리어패턴을포함하며, 절연막패턴은관통전극의측벽을감싼다. 도전패턴의상면은절연막패턴의상면보다낮다. 보호막패턴구조물은기판상면에형성되어노출된관통전극구조물부분의측벽을감싸며, 감광성유기물질을포함한다. 패드구조물은노출된관통전극구조물부분의상면에접촉하며평탄한상면을갖는다.

Abstract translation: 半导体器件包括通孔电极结构，保护膜图案结构和焊盘结构。 通孔电极结构具有上表面，其一部分通过基板暴露于基板的上部，其上表面具有凹入的中心，并且包括通孔电极和绝缘膜图案。 通孔电极包括导电图案和围绕导电图案的侧壁的阻挡图案。 绝缘膜图案包围贯通电极的侧壁。 导电图案的上表面比绝缘膜图案的上表面低。 保护膜图案结构形成在基板的上表面上，以包围曝光的通过电极结构的局部侧壁，并且包括光敏有机材料。 衬垫结构接触暴露的通过电极结构的部分上表面并且具有平坦的上表面。

公开(公告)号：KR1020150112112A

公开(公告)日：2015-10-07

申请号：KR1020140035382

申请日：2014-03-26

Applicant: 삼성전자주식회사

Inventor： 강필규 ,  박병률 ,  김태영 ,  박연상 ,  이도선 ,  이호진 ,  천진호 ,  최주일 ,  홍의관

IPC: H01L23/12 ,  H01L23/48 ,  H01L21/304

CPC classification number: H01L25/50 ,  H01L21/304 ,  H01L21/561 ,  H01L21/76898 ,  H01L22/32 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/08146 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06558 ,  H01L2225/06565 ,  H01L2225/06596 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00014 ,  H01L2924/014

Abstract: 본발명은하이브리드적층방식을갖는반도체소자및 그제조방법에관한것으로, 제1 반도체칩 상에제2 반도체칩과제3 반도체칩이적층된칩 적층체및 연결단자를포함한다. 상기제1 반도체칩은제1 회로층이제공된제1 전면및 그반대면인제1 후면을포함한다. 상기제2 반도체칩은제2 회로층이제공된제2 전면및 그반대면인제2 후면그리고상기제2 반도체칩을관통하는제2 관통전극을포함한다. 상기제3 반도체칩은제3 회로층이제공된제3 전면및 그반대면인제3 후면을포함한다. 상기제2 반도체칩은상기제1 반도체칩 상에적층되어상기제2 전면이상기제1 전면을마주보고, 그리고상기제3 반도체칩은상기제2 반도체칩 상에적층되어상기제3 전면은상기제2 후면을마주본다.

Abstract translation: 本发明涉及具有混合堆叠结构的半导体器件及其制造方法。 本发明的半导体器件包括堆叠在第一半导体芯片和连接端口上的第二半导体芯片和第三半导体芯片的芯片堆叠体。 第一半导体芯片包括具有第一电路层和与第一正面相对的第一后面的第一前面。 第二半导体芯片包括具有第二电路层的第二前平面，与第二前面相反的第二后面和穿过第二半导体芯片的第二通孔电极。 第三半导体芯片包括具有第三电路层的第三正面和与第三正面相对的第三后面。 第二半导体芯片堆叠在第一半导体芯片上，使得第二前面面向第一前面。 并且第三半导体芯片堆叠在第二半导体芯片上，使得第三正面面向第二后平面。

公开(公告)号：KR1020120129125A

公开(公告)日：2012-11-28

申请号：KR1020110047188

申请日：2011-05-19

Applicant: 삼성전자주식회사

Inventor： 이의형 ,  최주일 ,  피재현 ,  장동현 ,  박정우

IPC: H01L21/288

CPC classification number: C25D17/001 ,  C25D5/02 ,  C25D5/08 ,  C25D7/123 ,  C25D17/008 ,  H01L21/2885

Abstract: PURPOSE: An electrical plating device and a method of a semiconductor substrate are provided to improve uniformity of plating by controlling the flow of plating liquid in a specific region. CONSTITUTION: A plating bath(10) stores plating liquid. A pedal(40) is installed in the plating bath. The pedal has a plurality of holes. The plating liquid flows to a substrate via the plurality of holes. A flow enhancement unit(41) selectively increases the flow of the plating liquid.

Abstract translation: 目的：提供一种电镀装置和半导体基板的方法，以通过控制特定区域中的电镀液体的流动来提高电镀的均匀性。 构成：电镀液（10）存储电镀液。 踏板（40）安装在电镀液中。 踏板具有多个孔。 电镀液经由多个孔流入基板。 流动增强单元（41）选择性地增加电镀液体的流动。

公开(公告)号：KR1020110051588A

公开(公告)日：2011-05-18

申请号：KR1020090108237

申请日：2009-11-10

Applicant: 삼성전자주식회사 ,  주식회사 티케이씨

Inventor： 이의형 ,  김남석 ,  서운호 ,  한민석 ,  주영현 ,  최주일

IPC: C25D3/38

CPC classification number: C25D17/005 ,  C25D17/001 ,  C25D17/008 ,  C25D17/02 ,  C25D21/10

Abstract: PURPOSE: A device and a method for plating substrates are provided to perform plating processes without the turning of substrates since the plated surface of a substrate is faced upward and supported. CONSTITUTION: A substrates plating device comprises a substrate support member, an anode electrode, a power source, a plating liquid feed member, a plating bath(240), and a first drive unit. The substrate support member supports the substrate so the plated surface of the substrate is faced upward. The anode electrode is placed on the top of the substrate support member. The power source applies voltage on anode electrode and substrate. The plating liquid supply member supplies the plating liquid to the substrate. The plating liquid feed member is placed on the top of the anode electrode. The plating liquid feed member comprises a plating liquid nozzle. The plating liquid nozzle discharges plating liquid downward. The plating bath has an opened lower part. The plating bath accepts the plating liquid nozzle and an anode electrode inside. The first drive unit elevates the substrate support member to open and close the opened lower part of the plating bath.

Abstract translation: 目的：提供一种用于电镀基板的装置和方法，用于执行电镀工艺而不转动基板，因为基板的镀覆表面面向上并被支撑。 构成：基板电镀装置包括基板支撑构件，阳极电极，电源，电镀液供给构件，电镀槽（240）和第一驱动单元。 衬底支撑构件支撑衬底，使得衬底的电镀表面面向上。 阳极被放置在基板支撑件的顶部上。 电源在阳极电极和基板上施加电压。 电镀液供给部件将电镀液供给到基板。 电镀液供给部件配置在阳极电极的顶部。 电镀液供给部件包括电镀液喷嘴。 电镀液喷嘴向下排放电镀液。 电镀浴具有打开的下部。 镀浴在内部接受电镀液喷嘴和阳极电极。 第一驱动单元升高基板支撑构件以打开和关闭电镀槽的打开的下部。

公开(公告)号：KR1020080054716A

公开(公告)日：2008-06-19

申请号：KR1020060127202

申请日：2006-12-13

Applicant: 삼성전자주식회사

Inventor： 조차제 ,  백중현 ,  이희진 ,  김구영 ,  최주일

IPC: H01L21/208 ,  H01L21/288

CPC classification number: C25D5/08 ,  C25D7/123 ,  C25D17/001 ,  C25D21/10 ,  H01L21/2885

Abstract: A semiconductor plating system is provided to simplify a structure thereof and to stabilize a post-process by forming easily a whirlpool of a plating solution. A plating bath(11) includes an internal plating solution storage space for storing a plating solution. The plating solution reacts on a semiconductor target. A plating induction unit(20) induces the plating solution of the internal plating solution storage space to a shape of whirlpool. The plating bath has a shape of an open cylinder. A plating solution supply tube(12) is formed at a center of an inner bottom surface of the plating bath. A plating discharge hole(11a) is formed at an upper circumference of the plating bath.

Abstract translation: 提供半导体电镀系统以简化其结构并且通过容易地形成电镀溶液的漩涡来稳定后处理。 镀浴（11）包括用于储存电镀液的内部电镀液储存空间。 电镀液对半导体靶产生反应。 电镀感应单元（20）将内部电镀液储存空间的电镀液引导成漩涡状。 镀浴具有开放圆筒的形状。 电镀溶液供给管（12）形成在电镀槽的内底面的中央。 在电镀槽的上周形成电镀放电孔（11a）。

公开(公告)号：KR102165267B1

公开(公告)日：2020-10-13

申请号：KR1020130140092

申请日：2013-11-18

Applicant: 삼성전자주식회사

Inventor： 최주일 ,  박건상 ,  황선관 ,  박병률 ,  박지순

IPC: H01L23/48 ,  H01L21/3205