公开(公告)号：KR101688591B1

公开(公告)日：2016-12-22

申请号：KR1020100110032

申请日：2010-11-05

Applicant: 삼성전자주식회사

Inventor： 박상욱 ,  정태경 ,  송호건 ,  임원철

IPC: H01L21/782 ,  H01L25/065

CPC classification number: H01L21/78 ,  H01L25/0657 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 반도체칩의제조방법을제공한다. 반도체칩의제조방법은회로영역들이형성된반도체기판을마련하고, 반도체기판내부에레이저를조사하여, 손상층을형성하고, 반도체기판을연마하여, 회로영역들을각각분리시켜반도체칩들을형성하는것을포함한다. 이때, 손상층은상기반도체기판이연마되는동안제거된다.

Abstract translation: 制造半导体芯片的方法包括提供包括电路区域的半导体衬底，用激光束照射半导体衬底以形成易碎层，以及抛光半导体衬底以将半导体衬底的电路区域彼此分离为半导体芯片 。 在半导体衬底的抛光期间可以完全去除易碎层。

公开(公告)号：KR1020100052236A

公开(公告)日：2010-05-19

申请号：KR1020080111165

申请日：2008-11-10

Applicant: 삼성전자주식회사

Inventor： 김민일 ,  정태경 ,  이종기 ,  이광용

IPC: H01L21/66 ,  H01L21/60 ,  H05K3/00 ,  H01L23/48

CPC classification number: H05K3/225 ,  H01L24/81 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/3025 ,  H05K3/3494 ,  H05K2203/162 ,  H05K2203/176 ,  Y10T29/4913 ,  Y10T29/53174 ,  Y10T29/53178

Abstract: PURPOSE: A package apparatus and a package method are provided to improve a speed for performing a package process by testing printed circuit board(PCB)s on which semiconductor chips are mounted and reworking bad PCBs. CONSTITUTION: A first unit(30) and a second unit(40) which is adjacent to the first unit are prepared. The first unit includes a chip transfer unit(200) and a heating unit(300). The chip transfer unit mounts semiconductor chips on a PCB. The heating unit heats solder balls of the semiconductor chips. The second unit includes a tester and a PCB transfer unit. The tester tests the electric connection between the PCB and the semiconductor chips. The PCB transfer unit transfers the tested PCB to an unload unit or the first unit based on the test result.

Abstract translation: 目的：提供封装设备和封装方法，以通过测试安装半导体芯片的印刷电路板（PCB）和重新加工不良PCB来提高执行封装工艺的速度。 构成：准备与第一单元相邻的第一单元（30）和第二单元（40）。 第一单元包括芯片传送单元（200）和加热单元（300）。 芯片传送单元将半导体芯片安装在PCB上。 加热单元加热半导体芯片的焊球。 第二单元包括测试器和PCB转移单元。 测试仪测试PCB和半导体芯片之间的电气连接。 PCB传输单元根据测试结果将测试的PCB传输到卸载单元或第一单元。

公开(公告)号：KR1020080106155A

公开(公告)日：2008-12-04

申请号：KR1020080117488

申请日：2008-11-25

Applicant: 삼성전자주식회사

Inventor： 황태주 ,  정태경 ,  안은철

IPC: H01L23/12

CPC classification number: H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/85

Abstract: A semiconductor package and a method of formation thereof are provided to implement the high speed operation using an interposer without changing the design of the memory device and the logic device. A semiconductor package comprises the printed circuit board(10), the first semiconductor chip(20), and the chip package(P1). The first semiconductor chip is formed on the printed circuit board. The first semiconductor chip comprises the lower surface adjacent to the printed circuit board and the upper side faced to the lower surface. The chip package is formed on the first semiconductor chip. The chip package is electrically directly connected to the upper side of the first semiconductor chip.

Abstract translation: 提供一种半导体封装及其形成方法，以在不改变存储器件和逻辑器件的设计的情况下，使用插入器来实现高速操作。 半导体封装包括印刷电路板（10），第一半导体芯片（20）和芯片封装（P1）。 第一半导体芯片形成在印刷电路板上。 第一半导体芯片包括与印刷电路板相邻的下表面，并且上侧面向下表面。 芯片封装形成在第一半导体芯片上。 芯片封装电连接到第一半导体芯片的上侧。

公开(公告)号：KR100627006B1

公开(公告)日：2006-09-25

申请号：KR1020040022666

申请日：2004-04-01

Applicant: 삼성전자주식회사

Inventor： 강인구 ,  김진호 ,  정태경 ,  고석 ,  이용재

IPC: H01L23/12

CPC classification number: H01L24/32 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05599 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/49175 ,  H01L2224/4945 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/85051 ,  H01L2224/85191 ,  H01L2224/85399 ,  H01L2224/85986 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06582 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10158 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2224/85186 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: 본 발명은 인덴트 칩과, 그를 이용한 반도체 패키지 및 멀티 칩 패키지에 관한 것으로, 종래의 획일적인 사각 형태의 반도체 칩을 외측면에서 안쪽으로 적어도 하나 이상의 요부가 형성된 인덴트 칩으로 구현함으로써, 다양한 형태의 반도체 칩과, 그를 이용한 반도체 패키지 및 멀티 칩 패키지를 제공한다. 이로 인하여 인덴트 칩을 갖는 반도체 패키지 또한 다양한 형태로 구현이 가능하여, 반도체 패키지가 실장되는 기판에의 실장 밀도를 높이는 등 공간 활용효율을 높일 수 있다. 그리고 인덴트 칩을 포함한 반도체 칩들을 평면적으로 배선기판에 실장하여 멀티 칩 패키지로 구현시, 다양한 형태의 인덴트 칩을 활용함으로써 배선기판에의 실장 밀도를 높이는 등 공간활용 효율을 높일 수 있다. 또한 인덴트 칩을 적층한 멀티 칩 패키지 구현시, 피적층 인덴트 칩의 칩 패드가 노출되게 적층 인덴트 칩에 요부를 형성함으로써, 적층되는 인덴트 칩의 실장 면적의 증가없이 적층되는 인덴트 칩 두께의 합에 대응되는 두께로 칩 적층을 구현할 수 있다.
반도체 칩, 인덴트, 요부, 스텔스 다이싱, 적층

公开(公告)号：KR100495091B1

公开(公告)日：2005-09-02

申请号：KR1019980038949

申请日：1998-09-21

Applicant: 삼성전자주식회사

Inventor： 정태경 ,  한찬민 ,  김영대

IPC: H01L23/02

Abstract: 본 발명은 반도체 칩을 운반하는 캐리어(Carrier)에 관한 것이며, 더욱 구체적으로는 웨이퍼에서 분리된 개개의 반도체 칩을 포장하여 운반하거나 또는 전기적 특성 검사(Electrical function test)와 번인 검사(Burn-in test) 등에 적용할 수 있도록 반도체 칩을 검사소켓(Test socket) 등에 전기적으로 연결시키는 노운 굳 다이 캐리어(KGD carrier)에 관한 것이며, 이를 위하여 반도체 칩이 실장되는 필름의 하면에 비지에이 형태의 솔더 볼들을 형성한 구조와 또는 기판의 상/하면을 접촉하는 클립 리드를 포함하는 노운 굳 다이 캐리어의 구조를 개시하고, 이러한 구조를 통하여 노운 굳 다이 캐리어가 기존의 검사소켓에 자유롭게 적용될 수 있도록 함으로써 추가적인 비용의 발생을 방지할 수 있고, 나아가 노운 굳 다이의 제조원가를 절감할 수 있다.

公开(公告)号：KR1020040043839A

公开(公告)日：2004-05-27

申请号：KR1020020072256

申请日：2002-11-20

Applicant: 삼성전자주식회사

Inventor： 정태경 ,  안은철 ,  박희진

IPC: H01L23/34

CPC classification number: H01L24/06 ,  H01L23/3128 ,  H01L23/36 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/32057 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48479 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/4943 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2225/0651 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10161 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/48471 ,  H01L2224/45099 ,  H01L2224/4554

Abstract: PURPOSE: A stack chip package of heat emission type using a dummy wire is provided to radiate rapidly the heat to the outside by forming the dummy wire between stacked semiconductor chips. CONSTITUTION: A stack chip package of heat emission type using a dummy wire includes a substrate, a first chip, a first bonding wire, a second chip, a second bonding wire, a resin encapsulation part, a plurality of solder balls, and a plurality of dummy wires. The first chip(121) is adhered on an upper surface of the substrate(110). The first bonding wire is used for connecting an electrode bump of the first chip with the substrate. The second chip(122) is adhered on an upper surface of the first chip. The second bonding wire is used for connecting an electrode bump of the second chip with the substrate. The resin encapsulation part(150) is used for encapsulating the first chip, the second chip, the first bonding wire and the second bonding wire. The solder balls(160) are formed on a bottom face of the substrate in order to connect electrically the first chip with the second chip. The dummy wires(136) are formed on the substrate via a path between the first and the second chip.

Abstract translation: 目的：提供使用虚拟线材的散热型堆叠芯片封装，通过在堆叠的半导体芯片之间形成虚拟线，将热量迅速散发到外部。 构成：使用虚拟线的散热型堆叠芯片封装包括：基板，第一芯片，第一接合线，第二芯片，第二接合线，树脂封装部，多个焊球，以及多个 的虚拟线。 第一芯片（121）粘附在基板（110）的上表面上。 第一接合线用于将第一芯片的电极凸块与基板连接。 第二芯片（122）粘附在第一芯片的上表面上。 第二接合线用于将第二芯片的电极凸块与基板连接。 树脂封装部分（150）用于封装第一芯片，第二芯片，第一接合线和第二接合线。 焊料球（160）形成在基板的底面上，以便将第一芯片与第二芯片电连接。 虚拟线（136）经由第一和第二芯片之间的路径形成在基板上。

公开(公告)号：KR1020020068420A

公开(公告)日：2002-08-27

申请号：KR1020010008758

申请日：2001-02-21

Applicant: 삼성전자주식회사

Inventor： 김신 ,  정태경 ,  김남석 ,  이우동 ,  이진혁

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0652 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/45144 ,  H01L2224/4847 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: A bond pad of a semiconductor device resistant to thermo-mechanical stress is provided to absorb the thermo-mechanical stress applied to the bond pad in a wire bonding process like beam lead bonding, by additionally forming the first metal layer for the bond pad and a plate polysilicon layer between the first insulation layers. CONSTITUTION: A semiconductor substrate(100) is prepared. A lower structure is formed on the semiconductor substrate. The first insulation layer(102) is formed on the lower structure. The plate polysilicon layer(104) improves the physical characteristic of a wire bonding process, formed on the first insulation layer. The first metal layer(108) is formed on the plate polysilicon layer. The second metal layer is formed on the first metal layer.

Abstract translation: 目的：提供耐热机械应力的半导体器件的接合焊盘，以通过额外形成用于接合焊盘的第一金属层来吸收在引线接合工艺（例如光束引线接合）中施加到接合焊盘的热机械应力 以及在所述第一绝缘层之间的平板多晶硅层。 构成：制备半导体衬底（100）。 在半导体衬底上形成较低的结构。 第一绝缘层（102）形成在下部结构上。 板状多晶硅层（104）改善形成在第一绝缘层上的引线接合工艺的物理特性。 第一金属层（108）形成在板状多晶硅层上。 第二金属层形成在第一金属层上。

公开(公告)号：KR100270888B1

公开(公告)日：2000-12-01

申请号：KR1019980012438

申请日：1998-04-08

Applicant: 삼성전자주식회사

Inventor： 정태경 ,  김남석

IPC: H01L21/52

CPC classification number: H01R4/5066 ,  G01R1/0483 ,  H01L2224/73253 ,  H01R13/22

Abstract: PURPOSE: An apparatus for manufacturing a KGD(Known Good Die) is provided to manufacture a KGD by using a package structure of an existing package type. CONSTITUTION: A body portion(29) of a carrier(20) is formed with a chip mount area(25) and a plurality of vacuum absorption hole(27). An inner connection terminal(21) is extended to a bottom face(26a) of the chip mount area(25) and connected to a bare chip(10). An outer connection terminal(23) is extended to the outside of the body portion(29). A cover(30) covers the chip mount area(25) and fixes the bare chip(10). A buffering portion(34,35) is adhered to one side of the cover(30). A stopper opens or shuts the vacuum absorption hole(27) to contact closely the cover(30) with the bare chip(10).

Abstract translation: 目的：提供用于制造KGD（已知良好模具）的装置，以通过使用现有包装类型的包装结构来制造KGD。 构成：载体（20）的主体部分（29）形成有芯片安装区域（25）和多个真空吸附孔（27）。 内部连接端子（21）延伸到芯片安装区域（25）的底面（26a）并连接到裸芯片（10）。 外部连接端子（23）延伸到主体部分（29）的外部。 盖（30）覆盖芯片安装区域（25）并固定裸芯片（10）。 缓冲部分（34,35）粘附到盖（30）的一侧。 止动器打开或关闭真空吸收孔（27）以与裸芯片（10）紧密接触盖子（30）。

公开(公告)号：KR1019990069436A

公开(公告)日：1999-09-06

申请号：KR1019980003703

申请日：1998-02-09

Applicant: 삼성전자주식회사

Inventor： 김남석 ,  정태경

IPC: H01L21/00

Abstract: 본 발명은 반도체 소자의 번-인(Burn-in) 검사방법에 관한 것으로, 더욱 구체적으로는 플립 칩(Flip chip) 등에 적용되는 노운 굿 다이(Known good die)를 검사할 수 있는 번-인 장치의 프로브 카드(Probe card)가 반도체 소자에 접촉하면서 반도체 소자의 전극패드를 손상시키거나 또는 접촉이 불완전하게 이루어짐에 따라 번-인 검사의 효율이 저하되는 것을 방지하는 번-인 검사방법에 관한 것이며, 이를 위하여 본 발명은 번-인 검사가 수행되는 특정 온도보다 낮은 임의의 온도에서 상변환하는 특징을 지닌 형상 기억 합금(Shape memory alloy)으로 제작된 그라스퍼를 구비한 프로브 카드를 이용하는 번-인 검사방법을 개시하며, 이러한 형상 기억 합금을 이용한 번-인 검사방법에 따라 반도체 소자에 대한 프로브 카드의 접촉 효율을 향상할 수 있으며 나아가 번-인 검사의 효율을 높일 수 있다.

公开(公告)号：KR1019990035564A

公开(公告)日：1999-05-15

申请号：KR1019970057386

申请日：1997-10-31

Applicant: 삼성전자주식회사

Inventor： 정태경

IPC: H01L23/48

Abstract: 본 발명은 기존의 LOC 리드프레임과 플라스틱패키지 제조기술을 이용하여 제품의 가격 경쟁력을 강화할 수 있도록 한 칩스케일패키지 및 그 제조방법에 관한 것이다.
본 발명의 목적은 기존의 리드프레임을 이용하여 원가절감을 이룩할 수 있도록 한 칩스케일패키지 및 그 제조방법을 제공하는데 있다.
따라서, 본 발명은 기존의 LOC 리드프레임과 플라스틱패키지 제조기술을 이용하여 칩스케일패키지를 제조하므로 별도의 제조설비를 필요로 하지 않으므로 제품의 제조원가를 줄여 제품의 가격 경쟁력을 강화할 수 있다.