-
公开(公告)号：KR1020090027879A
公开(公告)日：2009-03-18
申请号：KR1020070093045
申请日：2007-09-13
Applicant: 삼성전자주식회사
CPC classification number: G06F9/3808 , G06F9/322 , G06F12/0862 , G06F12/0875 , G06F2212/6028
Abstract: A method of managing an instruction cache and a processor using the same are provided to solve cache miss to be generated without using a prediction algorithm. A processor core(110) has the first active mode and the second active mode. An instruction cache(120) detects cache miss during the second active mode by tracing the first instruction that the processor core performs during the first active mode. The instruction cache produces a fake program counter. The instruction cache traces the first instruction in advance by changing a value of the fake program counter. If the cache miss about the first instruction is detected, the instruction cache receives the first instruction from an external memory(150). The instruction cache stores the first instruction received from the external memory.
Abstract translation: 提供管理指令高速缓存的方法和使用其的处理器，以解决在不使用预测算法的情况下生成高速缓存未命中。 处理器核心（110）具有第一活动模式和第二活动模式。 指令高速缓存（120）通过在第一活动模式期间跟踪处理器核心执行的第一指令来检测在第二活动模式期间的高速缓存未命中。 指令缓存产生一个假的程序计数器。 指令高速缓存通过改变假程序计数器的值来提前跟踪第一条指令。 如果检测到关于第一指令的高速缓存未命中，则指令高速缓存从外部存储器（150）接收第一指令。 指令高速缓存存储从外部存储器接收的第一指令。
-
公开(公告)号：KR1020090014732A
公开(公告)日：2009-02-11
申请号：KR1020070078905
申请日：2007-08-07
Applicant: 삼성전자주식회사
IPC: H01L21/3065
CPC classification number: H01L21/67069 , H01J37/32495
Abstract: A plasma etching apparatus is provided to allow a user to exchange or repair only a liner member in which problem is generated by several liner members which are mutually separated to protect the inner wall of the process chamber. The plasma-etching apparatus comprises the chamber body(10), the upper electrode(40), and the bottom electrode(30) and wall liner(50). It has the process chamber in which the process gas is injected the chamber body. A plasma etching apparatus includes a chamber body, an upper electrode, a bottom electrode and wall liner. The chamber body has a process chamber into which the process gas is injected. The upper electrode is installed on the top of the chamber body, and the bottom electrode is installed in the lower part of the chamber body. The wall liner protects the inner wall of the chamber body while being installed inside the chamber body. The wall liner is composed of a plurality of liner members(51) which is capable of being mutually separated.
Abstract translation: 提供了一种等离子体蚀刻装置，以允许使用者仅仅更换或修理其中相互分离以保护处理室的内壁的多个衬套构件产生问题的衬垫构件。 等离子体蚀刻装置包括室主体（10），上电极（40）以及底电极（30）和壁衬（50）。 它具有处理室，其中处理气体注入室体。 等离子体蚀刻装置包括室主体，上电极，底电极和壁衬。 腔体具有处理室，注入工艺气体。 上电极安装在室主体的顶部，底电极安装在腔体的下部。 壁衬套在安装在腔室内部的同时保护腔室主体的内壁。 壁衬由多个可相互分离的衬垫构件（51）组成。
-
公开(公告)号：KR1020090012725A
公开(公告)日：2009-02-04
申请号：KR1020070076795
申请日：2007-07-31
Applicant: 삼성전자주식회사
IPC: G02B5/20 , G02F1/1335
Abstract: A color filter substrate of a liquid crystal display device and a manufacturing method thereof are provided to reduce a deviation between a minimum thickness and a maximum thickness in a profile of ink by optimizing a shape of a black matrix. A color filter substrate(150) of a liquid crystal display device includes an insulating substrate(110), a black matrix(120), and a color filter(130). The black matrix is formed on the insulating substrate. An area of a transverse section of the black matrix is gradually increased toward a remote position from the insulating substrate. The color filter is formed by injecting ink into divided internal spaces of the black matrix and drying the injected ink.
Abstract translation: 提供液晶显示装置的滤色器基板及其制造方法，通过优化黑色矩阵的形状来减少油墨轮廓中的最小厚度和最大厚度之间的偏差。 液晶显示装置的滤色器基板（150）包括绝缘基板（110），黑矩阵（120）和滤色器（130）。 黑矩阵形成在绝缘基板上。 黑矩阵的横截面的区域从绝缘基板向远离位置逐渐增加。 滤色器通过将墨水注入黑色矩阵的分开的内部空间并干燥注入的墨水而形成。
-
公开(公告)号：KR1020080105392A
公开(公告)日：2008-12-04
申请号：KR1020070052923
申请日：2007-05-30
Applicant: 삼성전자주식회사
CPC classification number: B41J2/155 , B41J2/04573 , B41J2/04586 , B41J2/2146 , B41J29/393 , B41J2202/20 , Y10T29/49401
Abstract: An array type inkjet head and a method of manufacturing the inkjet head are provided to reduce a jetting direction difference among a plurality of nozzle chips so as to obtain a uniform image density. An array type inkjet head(100) includes a plurality of nozzle chips(110) for jetting ink. The plurality of nozzle chips have the same link droplet jetting pattern. Each nozzle chip includes nozzle holes(111) in a first line(L1) and a second lines(L2), which print a single line. The jetting pattern is a printing form on paper, which is formed according to a jetting timing variation between the first and second lines.
Abstract translation: 提供阵列型喷墨头和制造喷墨头的方法以减少多个喷嘴芯片之间的喷射方向差异，从而获得均匀的图像密度。 阵列式喷墨头（100）包括用于喷射墨水的多个喷嘴芯片（110）。 多个喷嘴芯片具有相同的连接液滴喷射图案。 每个喷嘴芯片包括第一线（L1）中的喷嘴孔（111）和打印单线的第二线（L2）。 喷射图案是纸张上的打印形式，其根据第一和第二行之间的喷射定时变化形成。
-
公开(公告)号：KR100867269B1
公开(公告)日：2008-11-06
申请号：KR1020070017777
申请日：2007-02-22
Applicant: 삼성전자주식회사
CPC classification number: G06F9/3842
Abstract: 본 발명은 프로세서의 연산 방법에 있어서, 실제로 메모리에 액세스 하는 경우에만 연산을 실행하고 그 이외의 경우에는 연산이 취소되는 로드 명령을 사용함으로써, 추론적 로드 명령 실행시 입출력 매핑 메모리 등을 액세스하여 발생할 수 있는 문제점을 소프트웨어적인 방법만으로 해소하고 궁극적으로 프로세서의 성능 향상을 실현할 수 있는 방법에 관한 것이다.
프로세서, 추론, 예측, 로드 명령, 코어, 메모리, 소프트웨어, 액세스-
Patent Agency Ranking
公开(公告)号：KR1020080078133A
公开(公告)日：2008-08-27
申请号：KR1020070017777
申请日：2007-02-22
Applicant: 삼성전자주식회사
CPC classification number: G06F9/3842
Abstract: A method for executing a speculative load command of a processor and the processor applying the same are provided to offer an improved processor without adding any hardware by preventing incorrect operation of an I/O(Input/Output) device, or breakage and deletion of data related to I/O owing to access to an I/O mapping memory when the speculative load command is executed in a branch command. A processor includes a processor core(300) executing branch and load commands, first and second I/O mapping memories(320,321) mapping a processor to an I/O device, and a physical memory(310). The processor core receives the load command and determines whether the load command is related to a physical memory area. The processor core executes the load command during delay of the branch command when the load command is related to the physical memory area. The processor core returns a predetermined value instead of executing the load command when the load command is not related to the physical memory area. The processor core includes a command receiver, a memory area determiner, and a command executor.
Abstract translation: 提供一种用于执行处理器和应用该处理器的处理器的推测加载命令的方法，以通过防止I / O（输入/输出）设备的错误操作或数据的断开和删除来提供改进的处理器而不增加任何硬件 与在分支命令中执行推测加载命令时访问I / O映射存储器的I / O有关。 处理器包括执行分支和加载命令的处理器核心（300），将处理器映射到I / O设备的第一和第二I / O映射存储器（320,321）和物理存储器（310）。 处理器核心接收加载命令并确定加载命令是否与物理内存区域相关。 当加载命令与物理内存区域相关时，处理器核心在分支命令的延迟期间执行加载命令。 当加载命令与物理存储器区域不相关时，处理器核心返回预定值而不是执行加载命令。 处理器核心包括命令接收器，存储器区域确定器和命令执行器。
-
公开(公告)号：KR100781358B1
公开(公告)日：2007-11-30
申请号：KR1020050099901
申请日：2005-10-21
Applicant: 삼성전자주식회사
CPC classification number: G06F9/325 , G06F9/3879
Abstract: 본 발명은 데이터 처리 시스템 및 데이터 처리방법에 관한 것이다. 본 발명에 따른 데이터 처리 시스템은, 프로그램을 수행하는 프로세서 코어와, 복수개의 데이터 처리셀로 구성된 어레이부를 포함하고, 소정의 구성 비트 집합(set of configuration bits)에 따라 어레이부를 구성하여 프로그램에 포함된 소정 루프를 수행하는 루프 가속기 및, 프로그램 수행 중에 사용되는 데이터를 프로세서 코어와 루프 가속기 사이에서 공유시키는 중앙 레지스터 파일을 포함하며, 루프 가속기는 루프의 수행 중 중앙 레지스터 파일과의 데이터 교환 여부에 따라 어레이부의 구성을 적어도 3개의 단계로 나누어 재구성한다. 이에 의해, 루프 수행 중에 루프 가속기와 중앙 레지스터 파일 사이의 데이터 교환을 위해 사용되는 라우팅 리소스의 불필요한 점유를 줄일 수 있다.
중앙 레지스터 파일, 프로세서 코어, 루프, 프로그램, 가속기-
公开(公告)号：KR100762811B1
公开(公告)日：2007-10-02
申请号：KR1020060067857
申请日：2006-07-20
Applicant: 삼성전자주식회사
CPC classification number: G06T15/00
Abstract: A tile binning method using a half-plane edge function and a system therefor are provided to prevent an unnecessary rendering task from being performed in a part where it is unnecessary to perform rendering for a triangle by accurately discriminating a tile including all or a part of the triangle. A tile dividing unit(810) divides a picture for performing rendering for a triangle into a plurality of tiles. A discrimination value determining unit(830) determines discrimination values of tile nodes of the respective tiles. A tile discriminating unit(840) discriminates tiles including all or a part of the triangle among the tiles on the basis of the discrimination values of the tile nodes of the respective tiles.
Abstract translation: 提供一种使用半平面边缘功能的瓦片分割方法及其系统，以防止在不需要通过精确地区分包括全部或部分的瓦片的瓦片来执行三角形的渲染的部分中执行不必要的渲染任务 三角形。 瓦片分割单元（810）将用于执行三角形的渲染的图片划分成多个瓦片。 鉴别值确定单元（830）确定相应瓦片的瓦片节点的识别值。 瓦片识别单元（840）基于各个瓦片的瓦片节点的识别值来区分瓦片中的三角形的全部或一部分的瓦片。
-
公开(公告)号：KR1020070080089A
公开(公告)日：2007-08-09
申请号：KR1020060011200
申请日：2006-02-06
Applicant: 삼성전자주식회사
IPC: G06F9/48
CPC classification number: H03K19/177 , G06F9/4812
Abstract: A method and a device for handing an interrupt in a reconfigurable array are provided to efficiently handle the interrupt if the interrupt is generated in a computing device including the reconfigurable array. The reconfigurable array(406) includes a plurality of processing units. An interrupt handler stores a value of a register used for handling the interrupt request and restores the value of the register after an interrupt service for the interrupt request is performed. If the interrupt request is generated during operation of the reconfigurable array, the operation of the reconfigurable array is paused by stopping inputting clock to the reconfigurable array. If the interrupt service for the interrupt request is finished, the operation of the reconfigurable array is resumed by restarting inputting the clock to the reconfigurable array.
Abstract translation: 提供了用于在可重构阵列中处理中断的方法和装置，用于在包括可重构阵列的计算装置中产生中断时有效地处理该中断。 可重配置阵列（406）包括多个处理单元。 中断处理程序存储用于处理中断请求的寄存器的值，并在执行中断请求的中断服务后恢复寄存器的值。 如果在可重配置阵列的操作期间产生中断请求，则通过停止向可重构阵列输入时钟来暂停可重配置阵列的操作。 如果中断请求的中断服务完成，则通过重新启动将时钟输入到可重配置阵列来恢复重新配置阵列的操作。
-
公开(公告)号：KR100730280B1
公开(公告)日：2007-06-19
申请号：KR1020050117868
申请日：2005-12-06
Applicant: 삼성전자주식회사
IPC: G06F13/00 , G06F15/163 , G06F15/16
CPC classification number: G06F17/5054 , G06F9/381 , G06F15/7867 , Y02D10/12 , Y02D10/13
Abstract: 본 발명은 재구성 프로세서에서 루프 버퍼를 최적화하기 위한 장치 및 방법에 관한 것으로서, 상기 재구성 프로세서는, 각 PU(Processing Unit)에 일정 연산의 수행을 위한 구성 비트들을 제공하는 구성 메모리 이외에 딜레이 연산 여부를 알려주는 유효 정보 메모리를 가진다. 상기 PU에서는 딜레이 제어부가 상기 유효 정보 메모리로부터 전달되는 비트 정보(VALID)를 참조하여 다음 연산이 딜레이 연산인지를 결정함에 따라, 딜레이 연산에 대하여는 PE(Processing Element)의 실행이 디스에이블되고, 또한 루프 버퍼가 상기 구성 메모리에서 전달된 구성 비트들을 상기 PE로 전달하지 않는다. 따라서, 딜레이 연산을 지정하는 구성 비트들을 상기 루프 버퍼에 저장할 필요가 없다.
재구성 프로세서(Reconfigurable Processor), 루프 버퍼, 구성 메모리, 루프 카운터
-
-
-
-
-
-
-
-
-
Search Results
168
records
(took 0.029 seconds)
