-
公开(公告)号：KR1019990043118A
公开(公告)日：1999-06-15
申请号：KR1019970064104
申请日：1997-11-28
IPC: H01S5/30
Abstract: 0.98㎛ 파장대에서 발진하는 반도체 레이저는 에르비움(Er)이 도핑된 광섬유 증폭기의 여기 광원으로 사용되고 있다. RWG(ridge waveguide)형 0.98㎛ 반도체 레이저를 고출력화 할 때 구동 전류에 대해 광출력이 선형 비례하지 않고 굴곡하는 킹크(kink) 현상과 광출력의 방향이 휘는 빔 스티어링(beam steering) 현상이 불가피하게 수반되어 여기 광원으로서의 활용성을 극히 저하시킨다. 본 발명에서는 기존의 고출력 0.98㎛ 반도체 레이저에 발생하는 킹크와 빔 스티어링을 억제시킨 새로운 구조의 RWG형 0.98㎛ 반도체 레이저 구조를 제공하고자 하며, 이를 달성하기 위한 본 발명의 0.98㎛ 반도체 레이저는 종래의 반도체 레이저가 20㎛ 정도의 폭을 가진 채널 사이에 형성된 3㎛∼5㎛ 폭의 단일 RWG로 구성되는데 반해, 채널로부터 그 아래 활성층을 관통하는 영역에 걸쳐 광 흡수 효과를 가지는 이온 주입(ion implantation) 공정을 부가함으로써 고차 횡모드의 발진을 억제하는 기능을 가진다. 즉, RWG형 반도체 레이저의 공진기에서 발진하려는 고차 횡모드를 채널 하부의 이온 주입된 활성층에서 흡수, 소멸시킴으로써 고차 횡모드 발진에 수반되는 킹크(kink)와 빔 스티어링beam steering)의 발생을 배제하여 광섬유가 부착된 여기 모듈로 제작되었을 때 모듈의 활용성을 높인다.
-
公开(公告)号：KR100194618B1
公开(公告)日：1999-06-15
申请号：KR1019950052660
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 제1도전형의 반도체 기판 상에 게이트 산화막과 감광막을 형성하는 공정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측 보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구 내에 반도체 기판과 접촉되며 머리 부분의 일측이 타측보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마 스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것은 소정 부분 중첩되는 저농도영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도영역이 잔류되도록 고농도의 소오스 및 드레인영역을 형성하는 공정을 구비한다.
따라서, 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항 값을 가지므로 소자의 고속 동작이 가능하며, 소오스영역에 저농도영역이 없으므로 소오스영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되고, 또한, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도영역을 형성하므로 공정이 간단해진다.-
公开(公告)号：KR1019990039433A
公开(公告)日：1999-06-05
申请号：KR1019970059538
申请日：1997-11-12
Applicant: 한국전자통신연구원
IPC: H04B7/14
Abstract: 본 발명은 옥내외 무선 중계장치에 관한 것으로서, 위성 방송, LMDS, 무선 CATV와 같은 무선 전파 신호를 옥외에서 받아 증폭하여 옥내의 무선 단말기에 무선 형태로 중계하거나, 반대 방향으로 옥내의 무선 단말기에서 송출되는 무선 신호를 옥외로 무선 중계하는 옥내외 무선 중계 장치를 구성함으로써, 유선으로 연결되는 복잡한 배선을 배제할 수 있으며, 단말기의 재배치에 따른 부가 공사가 불필요하게 되며, 궁극적으로는 단말기에 이동성을 부여할 수 있는 효과를 가진다.
-
公开(公告)号：KR100170498B1
公开(公告)日：1999-03-30
申请号：KR1019950042596
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/28
CPC classification number: H01L21/28587 , H01L21/28581 , Y10S148/10
Abstract: 본 발명은 T형 게이트 전극의 형성방법에 관한 것으로서, 반도체 기판 상의 소정 부분에 미세 게이트 금속을 형성하고, 반도체 기판 및 미세 게이트 금속 상에 절연막과 평탄화막을 형성한 후 절연막이 노출되도록 평탄화막을 에치백하고, 절연막의 노출된 부분을 등방성으로 식각하여 평탄화막의 역경사를 이루는 측면을 노출시키고 저저항금속을 방향성을 갖도록 증착한다. 따라서, 광학적 리소그라피 공정으로 쉽게 T-형상의 게이트를 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 미세 게이트 패턴 상에 중첩되는 저저항금속을 자기 정렬되게 형성할 수 있다.
-
公开(公告)号：KR100170482B1
公开(公告)日：1999-03-30
申请号：KR1019950051464
申请日：1995-12-18
Applicant: 한국전자통신연구원
IPC: H01L21/768
Abstract: 본 발명은 구비하는 다층 금속 배선방법에 관한 것으로써, 반절연성 반도체 기판의 표면에 활성층을 형성하고 상기 활성층의 표면의 소정 부분에 절연막을 형성한 후 상기 활성층의 노출된 표면에 오믹 금속층을 형성하는 공정과, 상기 절연막과 오믹 금속층의 상부에 PMMA(ploy methyl meta acrylate)와 P(MMA-MAA)를 순차적으로 도포하여 제 1 하부 및 상부감광막을 형성하는 공정과, 상기 제 1 하부감광막은 제 1 접속공에 의해 오믹 금속층이 노출되고 제 1 상부감광막은 상기 제 1 접속공 사이의 제 1 하부감광막이 노출되게 상기 제 1 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 1 접속공과 제 1 하부 및 상부감광막의 상부에 제 1 배선금속을 증착한 후 상기 제 1 하부 및 상부감광막과 이 제 1 상부감광막 상부의 제 1 배선금속을 리프트 오프하여 제거하� �� 공정과, 상기 절연막과 오믹 금속층의 상부에 상기 제 1 하부 및 상부감광막과 동일한 물질 및 방법으로 상기 제 1 배선금속을 덮도록 제 2 하부 및 상부 감광막을 형성하는 공정과, 상기 제 2 하부감광막은 제 2 접속공에 의해 오믹 금속층 및 상기 제 1 배선금속의 소정 부분이 노출되고 제 2 상부감광막은 상기 제 2 접속공 사이의 제 2 하부감광막이 노출되게 상기 제 2 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 2 접속공과 제 2 하부 및 상부감광막의 상부에 제 2 배선금속을 증착한 후 상기 제 2 하부 및 상부감광막과 이 제 2 상부감광막 상부의 제 2 배선금속을 리프트 오프하여 제거하는 공정과, 상술한 구조의 전 표면에 소자 및 제 1 및 제 2 배선금속 표면의 산화를 방지하기 위한 보호막을 상기 제 2 배선금속이 덮히도록 형성하는 공정을 구비한다.
따라서, 특성이 서로 다른 하부 및 상부감광막을 형성하여 전자빔 노광 에너지 조절방법에 의해 금속배선용 감광막 패턴과 접속공을 한번의 노광으로 형성하므로 오정렬을 방지하고 공정이 간단해진다.-
Patent Agency Ranking
公开(公告)号：KR100174879B1
公开(公告)日：1999-02-01
申请号：KR1019950040297
申请日：1995-11-08
Applicant: 한국전자통신연구원
IPC: H01L29/40
CPC classification number: H01L29/66462 , H01L21/28587 , H01L21/7605
Abstract: 반절연막의 재성장 방법을 이용하여 반도체 소자를 격리(isolation) 시킴으로써 소자의 격리 특성을 향상시킬 수 있는 격리방법이 개시되어 있다.
본 발명은 화합물 반도체 기판상에 버퍼층, 채널층, 스페이서층, 쇼트키층 및 오믹층을 순차적으로 성장시키는 공정과, 상기 결과물상에 활성영역을 정의하기 위한 마스크 패턴을 이용하여 상기 기판의 소정부위까지 각 층들을 차례로 식각하여 수직한 식각단면을 얻는 공정과, 상기 정의된 격리영역과 활성영역과의 단차를 평탄화시킴과 아울러 식각된 활성영역 측면부위의 누설전류 경로를 차단시킬 수 있도록 상기 식각된 격리영역에 반절연막을 선택적으로 재성장시키는 공정과, 상기 마스크 패턴을 제거한 후 소스 및 드레인 영역에 오믹 금속층을 형성하는 공정과, 상기 활성영역의 쇼트키층의 일부를 노출시킨 후 노출된 쇼트키층과의 접속을 위한 게이트 전극과 상기 오믹 금속층과의 접속을 위한 소스 및 드레인 전극을 형성하는 공정으로 구� �된다.-
公开(公告)号：KR100162757B1
公开(公告)日：1998-12-01
申请号：KR1019940036028
申请日：1994-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/40
Abstract: 본 발명은 반도체 장치의 제조방법에 있어서, 특히 안정화된 공중교각(airbridge) 금속을 형성하는 방법에 관한 것이다.
본 발명에 의한 공중교각(airbridge) 금속의 형성방법에 의하면, 기저금속이 화학적인 방법에 의해 증착된 분리절연막과 접촉되기 때문에 종래의 포토레지스트와 접촉된 기저금속 사이에서 나타날 수 있는 계면에 따른 측면 방향의 Au 성장을 억제할 수 있으며, 금속선 간의 간락 발생을 방지할 수 있기 때문에 금속선간의 간격을 줄일 수 있다.
또한, 공정을 안정화 시킴과 아울러 단순화 시킬 수 있기 때문에 수율을 향상시킬 수 있다.-
公开(公告)号：KR100161201B1
公开(公告)日：1998-12-01
申请号：KR1019950036681
申请日：1995-10-23
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66871 , H01L21/28587 , H01L29/0891 , H01L29/1029 , H01L29/42316 , H01L29/452 , H01L29/66878 , H01L29/8128
Abstract: 본 발명은 T형 게이트와 자기정렬 LDD 구조를 갖는 MESFET의 제조방법에 관한 것으로서, 양측에 소오스 및 드레인 영역이 형성된 채널영역의 소정 부분에 캡층을 이용하여 역메사부분을 형성하고, 상기 역메사부분을 마스크로 이용하여 소오스 및 드레인 영역과 채널영역 사이에 작은 에너지와 저농도로 이온주입하여 소오스 쪽 보다 드레인 쪽이 넓은 저농도 소오스 및 드레인 영역을 형성하며, 상기 역메사부분의 표면이나 역메사부분을 제거하여 형성된 홈에 T형 게이트 전극을 저농도 소오스 및 드레인 영역과 접촉되지 않게 형성한다. 따라서, 저농도 드레인 영역이 넓으므로 드레인 항복 전압이 향상되며, T형 게이트 전극에 의해 게이트저항이 감소되므로 소자의 고주파특성 및 잡음특성을 향상시킬 수 있고, 게이트 전극과 저농도 소오스 및 드레인 영역이 접촉되는 것을 방지하므로 누설전류가 발생되는 것을 방지하며, 또한, 역메사부분 형성시 식각에 의한 채널층의 두께를 조절할 수 있으므로 게이트의 길이와 채널층의 두께의 비를 크게하여 숏채널 효과를 줄인다.
-
公开(公告)号：KR1019980050971A
公开(公告)日：1998-09-15
申请号：KR1019960069819
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/302
Abstract: 본 발명은 HEMT 등 고속 소자에 사용되는 T형 게이트 형성에 관한 것으로, 기판 상에 더미 레지스트를 도포하는 단계 상기 더미 레지스트를 현상하여, T-형 게이트가 형성될 영역에 고립된 더미 레지스트 패턴을 형성하는 단계 상기 고립된 더미 레지스트 패턴 및 상기 기판 상에 실리콘 산화막을 증착하는 단계 상기 실리콘 산화막의 상부에 형상 반전 레지스트를 도포하는 단계 및 현상 공정에 의해 상기 형상 반전 레지스트의 자체 현상 및 상기 실리콘 산화막의 에치백 및 상기 고립된 더미 레지스트 패턴을 현상하는 단계를 포함하는 것을 특정으로 한다.
-
公开(公告)号：KR1019980044528A
公开(公告)日：1998-09-05
申请号：KR1019960062621
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 동일한 반도체 기판상에 광소자와 전자소자 등의 서로 다른 두 종류 이상의 반도체 소자를 구현시킬 때 발생하는 두 소자 사이의 큰 단차와 전자소자의 분리 특성 열화를 개선하는 방법에 관한 것으로서, 반도체 기판상에 전계효과형 소자(HEMT)용 에피택셜층을 성장하고, 건식 식각 방법으로 재성장 영역을 정의한 다음, 식각된 HEMT용 에피택셜층의 측벽과 표면에 이중 절연막 마스크를 형성하는 선택적 MOCVD 재성장 방법을 이용하여 동일한 기판상에 광소자용 에피택셜층을 성장하여 기판을 평탄화시킨 후 서로 다른 두 종류 이상의 반도체 소자를 동일한 기판에 제작하는 공정으로 구성되어 있다. 따라서 HEMT용 에피택셜층의 표면과 식각된 에피택셜층의 측벽에 형성된 절연막 마스크를 채택함으로써 선택적 MOCVD 방법으로 에피택셜층을 재성장할 때 상호불순물 오염을 방지하여 재성장된 에피택셜층의 결정성을 개선시킬 수 있으며, 또한 식각된 에피택셜층의 측면에 형성된 절연막 스페이서에 의해 소자 분리가 이루어지기 때문에 기존의 메사 분리 방법에 비해 분리 영역이 감소하여 반도체 소자의 집적도를 높일 수 있고, 두 소자간의 상호접속 거리가 단축되어 소자의 전기적 특성을 개선시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.025 seconds)
