-
公开(公告)号：KR1020110008737A
公开(公告)日：2011-01-27
申请号：KR1020090066230
申请日：2009-07-21
Applicant: 한국전자통신연구원
CPC classification number: H01F17/0013 , H01F2017/002 , H01L2224/48091 , H01L2224/73257 , H01L2924/19107 , H01L2924/00014
Abstract: PURPOSE: An electronic device comprising an LTCC inductor is provided to obtain a magnetism resonance frequency property by forming a spacer or an air cavity between an LTCC inductor and a substrate. CONSTITUTION: An LTCC inductor comprises a first seat(110), a second sheet(120), and a via. The first seat is provided on a substrate and comprises a first conductive pattern(114). The first seat is provided on the first sheet and comprises a second conductive pattern. The via electrically interlinks a first conductive pattern with a second conductive pattern. A spacer is provided under the first sheet and forms an air gap between the substrate and the first sheet. The first conductive pattern is exposed form the bottom of the first seat.
Abstract translation: 目的：提供一种包括LTCC电感器的电子设备，通过在LTCC电感器和衬底之间形成间隔物或空气腔来获得磁共振频率特性。 构成：LTCC电感器包括第一座（110），第二片（120）和通孔。 第一座位设置在基底上并且包括第一导电图案（114）。 第一座椅设置在第一片材上并且包括第二导电图案。 通孔将第一导电图案与第二导电图案电连接。 间隔件设置在第一片下方，并在基片和第一片之间形成气隙。 第一导电图案从第一座的底部露出。
-
公开(公告)号：KR100991744B1
公开(公告)日：2010-11-04
申请号：KR1020080086752
申请日：2008-09-03
Applicant: 한국전자통신연구원
IPC: H01L23/049 , H01L23/48
CPC classification number: H01L2924/0002 , H01L2924/15311 , H01L2924/00
Abstract: 본 발명은 수직 커넥터, 이를 구비한 반도체 패키지, 및 이들의 제조방법에 관한 것으로, 금속판들을 제공하고, 상기 금속판들 사이에 솔더볼과 고분자 수지를 포함하는 혼합물을 제공하고, 상기 솔더볼을 용융시켜 상기 금속판들 사이에 전도체 기둥을 형성하고, 상기 고분자 수지를 경화시켜 상기 전도체 기둥 사이에 절연체 기둥을 형성하고, 그리고 상기 금속판들을 제거하여 형성되는 수직 커넥터를 포함하는 것을 특징으로 한다.
반도체, 솔더볼, 수지 커넥터, 패키지, 모듈-
公开(公告)号：KR100744464B1
公开(公告)日：2007-08-01
申请号：KR1020050028368
申请日：2005-04-06
Applicant: 한국전자통신연구원
Abstract: 본 발명은 집적형 인덕터 및 그 제조방법에 관한 것으로, 기판, 산화막 및 활성층이 적층되어 형성되는 SOI 웨이퍼; 상기 SOI 웨이퍼 상의 소정영역에 형성되는 제1 금속배선; 상기 제1 금속배선과 전기적으로 연결되도록 상기 제1 금속배선의 상부에 형성되는 제2 금속배선; 및 상기 제1 및 제2 금속배선이 일정간격으로 이격되도록 상기 제1 금속 배선과 상기 제2 금속 배선 사이에 형성되며, 상기 제1 및 상기 제2 금속 배선의 전기적 연결을 위해 마련된 제1 비아홀을 포함하는 제1 층간절연막을 포함함으로써, 충실도(Quality factor; Q)를 향상시키고, 최대 충실도(Q)가 발생하는 주파수를 임의의 대역으로 조정할 수 있을 뿐만 아니라 기판으로의 누설전류를 방지하고 인덕터 내부의 발열을 억제할 수 있는 효과가 있다.
집적형 인덕터, SOI, 제1 및 2 금속배선, 층간절연막, 인덕턴스, 캐패시턴스, 충실도, 비아 홀-
公开(公告)号：KR100741682B1
公开(公告)日：2007-07-23
申请号：KR1020040100826
申请日：2004-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/06
CPC classification number: H01L21/8249
Abstract: 본 발명은 실리콘 게르마늄(SiGe) 바이시모스(Bipolar CMOS; BiCMOS) 소자의 제조 방법을 개시한다. 니켈 실리사이드 공정을 적용함으로써 이종접합 바이폴라 트랜지스터(HBT)의 고주파 특성이 향상되고, CMOS 소자의 선폭 감소에 따른 급격한 접촉저항의 증가가 방지되어 고주파 및 아날로그 특성이 우수한 이종접합 바이폴라 트랜지스터(HBT)를 CMOS 소자와 같이 집적할 수 있으며, 소오스 및 드레인이 니켈(Ni) 실리사이드층을 통해 외부의 배선과 연결되기 때문에 접촉저항이 감소되어 저전압 및 저전력의 동작이 가능해지고, 저전압의 아날로그 회로 동작에서 넓은 동작영역을 확보할 수 있다.
BiCMOS, HBT, CMOS, 니켈, 실리사이드, 에피층, 접촉저항-
-
Patent Agency Ranking
公开(公告)号：KR1020150081025A
公开(公告)日：2015-07-13
申请号：KR1020140000573
申请日：2014-01-03
Applicant: 한국전자통신연구원
IPC: H05K3/08
Abstract: 본발명은전자기판에패턴을형성하는방법을제공한다. 상기방법은회로기판위에도전성페이스트를도포하고, 상기도전성페이스트에레이저를조사하여경화시키고, 그리고상기레이저에조사되지않는상기도전성페이스트부분을유기용액을사용하여제거하는회로패턴을형성하는것을포함한다. 본발명의구성에따르면기존에인쇄회로기판에도전성패턴을형성하는방법보다간단한공정으로정밀한패턴형성이가능하다.
Abstract translation: 本发明提供一种在电子基板上形成图案的方法。 该方法包括以下步骤：在电路板上喷涂导电膏; 通过向导电膏发射激光来硬化导电浆料，并通过使用有机溶液去除不发射激光的导电浆料形成电路图案。 根据本发明的结构，与在印刷电路板上形成导电图案的现有方法相比，通过简单的工艺形成精确图案。
-
公开(公告)号：KR1020130066929A
公开(公告)日：2013-06-21
申请号：KR1020110133703
申请日：2011-12-13
Applicant: 한국전자통신연구원
CPC classification number: H05K3/1216 , C25D5/02 , H01B1/02 , H01B1/22 , H05K1/09 , H05K1/095 , H05K3/102 , H05K3/188 , H05K3/246 , H05K2201/0245 , H05K2201/0302 , H05K2203/0425
Abstract: PURPOSE: A pattern forming composition and a method thereof are provided to form an circuit pattern with excellent conductivity by low cost. CONSTITUTION: A pattern forming composition comprises a copper powder(10); a binder(11) electrically binding the copper particle; a polymer resin; a hardener; and a reducing agent. The particle diameter of the copper particle is 2-10 micron. The binder is two or more selected from Sn, Bi, In, Ag, Pb, and Cu. A pattern forming method includes a step of forming the pattern forming composition, and a step of forming a circuit pattern by printing the pattern forming composition on a substrate.
Abstract translation: 目的：提供图案形成组合物及其方法，以低成本形成具有优异导电性的电路图案。 构成：图案形成组合物包含铜粉（10）; 电结合铜颗粒的粘结剂（11）; 聚合物树脂; 硬化剂 和还原剂。 铜颗粒的粒径为2-10微米。 粘合剂是选自Sn，Bi，In，Ag，Pb和Cu中的两种以上。 图案形成方法包括形成图案形成组合物的步骤，以及通过将图案形成组合物印刷在基底上形成电路图案的步骤。
-
公开(公告)号：KR1020110054710A
公开(公告)日：2011-05-25
申请号：KR1020090111462
申请日：2009-11-18
Applicant: 한국전자통신연구원
IPC: H01L23/043 , B81B7/00
CPC classification number: H01L21/6835 , B81B2207/093 , B81B2207/097 , B81C1/00269 , B81C2203/0109 , B81C2203/0127 , B81C2203/019 , B81C2203/032 , B81C2203/035 , H01L23/04 , H01L23/10 , H01L24/45 , H01L24/48 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2924/01014 , H01L2924/01028 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01327 , H01L2924/07802 , H01L2924/09701 , H01L2924/10253 , H01L2924/1461 , H01L2924/16235 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: PURPOSE: A device package and a manufacturing method thereof are provided to manufacture a small device package with low costs by sealing a MEMS(Micro Electro Mechanical System) or sensor device structure with a micro metal cover. CONSTITUTION: A device structure is positioned on the active surface of a substrate. An input pad(111i) and an output pad(111o) are located on the active surface of the substrate. A metal cover(214) has an internal space to seal the device structure on the active surface of the substrate. A junction pattern is interposed between the active surface of the substrate and the metal cover. The junction pattern includes nonconductive adhesive materials. Input and output pads are interposed between the active surface of the substrate and the junction pattern.
Abstract translation: 目的：提供一种器件封装及其制造方法，通过用微金属覆盖物密封MEMS（微机电系统）或传感器器件结构来制造低成本的小器件封装。 构成：器件结构位于衬底的有源表面上。 输入焊盘（111i）和输出焊盘（111o）位于基板的有效表面上。 金属盖（214）具有用于密封衬底的有源表面上的器件结构的内部空间。 接合图案插入在基板的有效表面和金属盖之间。 连接图案包括非导电粘合剂材料。 输入和输出焊盘介于衬底的有源表面和接合图案之间。
-
公开(公告)号：KR1020110024964A
公开(公告)日：2011-03-09
申请号：KR1020090083162
申请日：2009-09-03
Applicant: 한국전자통신연구원
IPC: H01L23/12
CPC classification number: H01L2224/11 , H01L2224/16145 , H01L2224/16225 , H01L2224/73104 , H01L2924/01327 , H01L2924/10253 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: PURPOSE: A stacked semiconductor device packages and a method for fabricating the same are provided to stack semiconductor devices using an adhesive material film with a function which removes an oxidization film of a penetration electrode or/and a bump, thereby simplifying complex processes while increasing mechanical reliability. CONSTITUTION: A penetration hole penetrates at least a part of a semiconductor device(120a,120b). The penetration hole is filled with a penetration electrode(140a,140b). The penetration electrode is formed of a compound of metals. A solder bump(175a,175b) is formed on at least one end of the penetration electrode. An insulating layer(125a,125b) is interposed between a sidewall of the penetration hole and the penetration electrode.
Abstract translation: 目的：提供叠层半导体器件封装及其制造方法，使用具有去除穿透电极或/和凸块的氧化膜的功能的粘合材料膜堆叠半导体器件，从而简化复杂工艺，同时增加机械 可靠性。 构成：穿透孔穿透半导体器件（120a，120b）的至少一部分。 穿透孔填充有穿透电极（140a，140b）。 穿透电极由金属化合物形成。 在穿透电极的至少一端上形成焊料凸块（175a，175b）。 绝缘层（125a，125b）插入在穿透孔的侧壁和穿透电极之间。
-
公开(公告)号：KR1020100065038A
公开(公告)日：2010-06-15
申请号：KR1020090031274
申请日：2009-04-10
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A built-in capacitor, a manufacturing method thereof, and a method for changing capacitance are provided to easily change capacitance by adjusting the location, the occupied area, the sectional area, and the number of holes formed in an upper electrode and a lower electrode. CONSTITUTION: A built-in capacitor comprises an upper electrode(10) and a lower electrode(20). First holes(14) are arranged on the upper electrode. A first via-hole(12) is arranged in one end that is projected from one side of the upper electrode. Second holes(24) are arranged on the lower electrode. A second via hole(22) is arranged in one end of an another projected side of the lower electrode. The first and second holes have a square shape. A dielectric substance(30) is inserted between the upper electrode and the lower electrode.
Abstract translation: 目的：提供一种内置电容器及其制造方法以及改变电容的方法，通过调整位置，占用面积，截面面积和形成在上电极和 下电极。 构成：内置电容器包括上电极（10）和下电极（20）。 第一孔（14）布置在上电极上。 第一通孔（12）布置在从上电极的一侧突出的一端。 第二孔（24）布置在下电极上。 第二通孔（22）布置在下电极的另一个突出侧的一端。 第一和第二孔具有正方形形状。 电介质物质（30）插入在上电极和下电极之间。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.022 seconds)
