-
公开(公告)号：KR101677297B1
公开(公告)日：2016-11-29
申请号：KR1020100131434
申请日：2010-12-21
Applicant: 한국전자통신연구원
CPC classification number: H01L41/29 , H01L41/1136 , H01L41/31 , H01L41/316 , H01L41/317 , H01L41/318 , H02N2/188 , Y10T29/42
Abstract: 본발명은압전마이크로에너지수확기와이의제조방법에관한것으로, 기판; 상기기판내에기설정된깊이와폭을가지고형성되고, 상부가개방된구조를가지는열린공동; 상기기판상에형성되고, 포집된전기에너지를외부로전달하는제1 전극패드, 제2 전극패드; 일단이상기제1 전극패드에연결되고타단이상기열린공동의상부에부양되는중앙전극체와, 일단이상기제2 전극패드에연결되고타단이상기열린공동의상부에부양되는측면전극체를포함하고, 발생된전기에너지를포집하는전극체; 및상기중앙전극체및 상기측면전극체사이와상기전극체의상부면에형성되고, 기계적스트레인변화에상응하여전기에너지를발생하는압전막을포함하고, 각각임의의크기를갖는다수의소자로구성되는것을특징으로한다.
Abstract translation: 公开了一种压电微能量收集器及其制造方法，该方法包括：在基板上形成绝缘膜; 图案化绝缘膜并形成电极焊盘图案，中心电极图案和侧面电极图案; 在所述基板的内部形成开放空腔，以悬浮所述中心电极图案和所述侧面电极图案; 在电极焊盘图形，中心电极图案和侧面电极图案上设置导电膜，形成电极焊盘，中心电极和侧面电极; 以及形成压电膜以覆盖中心电极和侧电极之间的空间以及中心电极和侧电极的上表面。
-
公开(公告)号：KR101208028B1
公开(公告)日：2012-12-04
申请号：KR1020090055478
申请日：2009-06-22
Applicant: 한국전자통신연구원
IPC: H01L23/48
CPC classification number: H01L24/81 , H01L21/486 , H01L21/563 , H01L23/29 , H01L23/293 , H01L23/49816 , H01L23/49827 , H01L24/16 , H01L24/29 , H01L24/32 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/05644 , H01L2224/05655 , H01L2224/05666 , H01L2224/05669 , H01L2224/1134 , H01L2224/1152 , H01L2224/73104 , H01L2224/73203 , H01L2224/81192 , H01L2224/818 , H01L2224/81801 , H01L2224/83194 , H01L2924/00013 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15787 , H01L2224/13099 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 본발명은반도체패키지의제조방법및 이에의해제조된반도체패키지를개시한다. 이반도체패키지의제조방법에의하면, 단자가형성된기판상에고분자수지와솔더입자를포함하는혼합물을도포하고가열함으로써, 솔더입자가가열된고분자수지내에서상기단자쪽으로유동(또는확산)하여상기단자의노출된표면, 즉상기단자의측면과상부면에부착되어솔더막이형성된다. 이러한솔더막은후속의플립칩본딩공정에서반도체칩의단자와기판의단자사이의접착력을향상시킬수 있다.
-
公开(公告)号：KR1020120108500A
公开(公告)日：2012-10-05
申请号：KR1020110026431
申请日：2011-03-24
Applicant: 한국전자통신연구원
CPC classification number: B22F9/04 , B22F9/06 , B22F2998/10 , B23K35/0244 , C22C1/0483 , B22F1/0059 , B22F1/0077 , B22F2202/01
Abstract: PURPOSE: A method for manufacturing solder particles with diameter of sub-micrometers or several micrometers is provided to obtain a small particle size without increase of an oxide film. CONSTITUTION: A method for manufacturing solder particles with diameter of sub-micrometers or several micrometers comprises the steps of: mixing solder particles(4) having a diameter of 10-1000um with single polymer resin, heating the mixture at a temperature higher than the melting point of the solder particles, applying ultrasonic waves to the mixed solution to reduce the diameter of the solder particles below 0.1-10 um, and cooling the solder particles at the room temperature without exposure to the atmosphere.
Abstract translation: 目的：提供直径为亚微米或几微米的焊料颗粒的制造方法，以便不增加氧化膜而获得小的粒径。 构成：用于制造直径为亚微米或几微米的焊料颗粒的方法包括以下步骤：将直径为10-1000μm的焊料颗粒（4）与单一聚合物树脂混合，在高于熔融温度的温度下加热该混合物 点，将超声波施加到混合溶液中以将焊料颗粒的直径减小到低于0.1-10μm，并且在室温下冷却焊料颗粒而不暴露于大气中。
-
公开(公告)号：KR1020110041181A
公开(公告)日：2011-04-21
申请号：KR1020090098239
申请日：2009-10-15
Applicant: 한국전자통신연구원
CPC classification number: H01L25/50 , H01L24/29 , H01L2224/114 , H01L2224/1152 , H01L2224/13109 , H01L2224/13111 , H01L2224/13113 , H01L2224/13116 , H01L2224/13139 , H01L2224/13147 , H01L2224/1403 , H01L2224/16225 , H01L2224/16227 , H01L2224/2919 , H01L2224/2929 , H01L2224/73104 , H01L2224/73204 , H01L2224/81191 , H01L2224/83101 , H01L2224/83138 , H01L2224/83191 , H01L2225/06513 , H01L2225/06575 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/0133 , H01L2924/014 , H01L2924/15787 , H01L2924/01083 , H01L2924/00014 , H01L2924/00012
Abstract: PURPOSE: A flip chip bonding method and structure thereof are provided to bond a solder bump which has the shortest height using a first resin with first and second electrodes, thereby preventing defective bonding of the solder bump. CONSTITUTION: A first electrode(12) and a second electrode(32) are formed on a first substrate(10) and a second substrate(30) facing each other. A solder bump(14) is formed between the first electrode and the second electrode. The solder bump electrically connects the first electrode with the second electrode. A space ball(42) keeps the gap between the first substrate and the second substrate. The first substrate and the second substrate are bonded by an underfill layer(40).
Abstract translation: 目的：提供一种倒装芯片接合方法及其结构，用第一和第二电极将具有最短高度的焊料凸块与第一和第二电极接合，从而防止焊料凸块的接合不良。 构成：第一电极（12）和第二电极（32）形成在彼此面对的第一基板（10）和第二基板（30）上。 在第一电极和第二电极之间形成焊料凸点（14）。 焊料凸点将第一电极与第二电极电连接。 空间球（42）保持第一基板和第二基板之间的间隙。 第一衬底和第二衬底通过底部填充层（40）结合。
-
公开(公告)号：KR1020100137183A
公开(公告)日：2010-12-30
申请号：KR1020090055478
申请日：2009-06-22
Applicant: 한국전자통신연구원
IPC: H01L23/48
CPC classification number: H01L24/81 , H01L21/486 , H01L21/563 , H01L23/29 , H01L23/293 , H01L23/49816 , H01L23/49827 , H01L24/16 , H01L24/29 , H01L24/32 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/05644 , H01L2224/05655 , H01L2224/05666 , H01L2224/05669 , H01L2224/1134 , H01L2224/1152 , H01L2224/73104 , H01L2224/73203 , H01L2224/81192 , H01L2224/818 , H01L2224/81801 , H01L2224/83194 , H01L2924/00013 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15787 , H01L2224/13099 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: PURPOSE: A method of fabricating a semiconductor package and a semiconductor package are provided to increase bonding force by a solder film on the surface of a pads between a semiconductor chip and a housing board. CONSTITUTION: A first substrate(1) in which a first pad(2) is formed is prepared. The first pad is formed with titanium, nickel, and metal such as platinum and gold. The first pad and a bump(3) constitute a first terminal(50). A solder particle(5) is comprised of lead, tin, indium, bismuth, antimony, silver or alloy using them.
Abstract translation: 目的：提供一种制造半导体封装和半导体封装的方法，以通过在半导体芯片和壳体板之间的焊盘的表面上的焊料膜增加焊接力。 构成：准备形成有第一垫（2）的第一基板（1）。 第一垫由钛，镍和金属如铂和金形成。 第一焊盘和凸块（3）构成第一端子（50）。 焊料颗粒（5）由铅，锡，铟，铋，锑，银或合金构成。
-
Patent Agency Ranking
公开(公告)号：KR1020100027726A
公开(公告)日：2010-03-11
申请号：KR1020080086752
申请日：2008-09-03
Applicant: 한국전자통신연구원
IPC: H01L23/049 , H01L23/48
CPC classification number: H01L2924/0002 , H01L2924/15311 , H01L2924/00
Abstract: PURPOSE: A vertical connector, a semiconductor package including the same and a method for manufacturing the vertical connector and the semiconductor package are provided to effectively realize the semiconductor package by covering a solder pillar with a polymeric resin. CONSTITUTION: Metal plates are prepared. A mixture is provided between the metal plates. The mixture includes a solder ball and a polymeric resin. The solder ball is melted to form a conductive pillar(106) between the metal plates. The polymeric resin is hardened to form an insulation pillar(110) between the conductive pillars. The metal plates are removed.
Abstract translation: 目的：提供一种垂直连接器，包括其的半导体封装件和用于制造垂直连接器和半导体封装件的方法，以通过用聚合物树脂覆盖焊料柱来有效地实现半导体封装。 规定：准备金属板。 在金属板之间设置混合物。 混合物包括焊球和聚合物树脂。 焊球被熔化以在金属板之间形成导电柱（106）。 聚合物树脂被硬化以在导电柱之间形成绝缘柱（110）。 拆下金属板。
-
公开(公告)号：KR1020100007690A
公开(公告)日：2010-01-22
申请号：KR1020090011106
申请日：2009-02-11
Applicant: 한국전자통신연구원
CPC classification number: C09J11/06 , C08K3/04 , C08K3/08 , C09J9/02 , C09J11/00 , C09J11/04 , C09J201/00 , H05K3/34
Abstract: PURPOSE: An anisotropic conductive adhesive composition is provided to improve the wettability of the surface of conductive pattern, to impart excellent electrical characteristic to an electronic device, and to easily restore a damaged contact unit. CONSTITUTION: An anisotropic conductive adhesive composition comprises a low melting solder(136), a thermosetting polymer resin, and a curing agent of an anhydride-based material. The thermosetting polymer resin comprises a hydroxyl group and the low melting solder actuates as a curing catalyst. The composition further comprises a deforming agent for reducing the surface tension of the thermosetting polymer resin.
Abstract translation: 目的：提供各向异性导电粘合剂组合物以改善导电图案的表面的润湿性，从而赋予电子设备优异的电特性，并且容易地恢复损坏的接触单元。 构成：各向异性导电粘合剂组合物包含低熔点焊料（136），热固性聚合物树脂和基于酸酐的材料的固化剂。 热固性聚合物树脂包含羟基，低熔点焊料作为固化催化剂起作用。 组合物还包含用于降低热固性聚合物树脂的表面张力的变形剂。
-
公开(公告)号：KR100937871B1
公开(公告)日：2010-01-21
申请号：KR1020070129929
申请日：2007-12-13
Applicant: 한국전자통신연구원
IPC: H01L29/417 , H01L29/49 , H01L29/72 , G02B6/35
Abstract: 본 발명은 3 단자 MIT 소자의 스위칭 소자로서의 이용의 문제점을 개선하기 위하여, 소비전력이 작고 또한 신뢰성이나 내구성 문제도 해결할 수 있으며, 더 나아가 고속으로 스위칭 기능이 가능한 MIT 소자를 포함한 광 유도 스위칭 장치를 제공한다. 그 스위칭 장치는 광원을 포함하는 광 스위칭 모듈; 및 상기 광 스위칭 모듈에 결합되어 상기 광 스위칭 모듈에서 출력되는 광 또는 전자파를 감지하는 광 감지 소자부;를 포함하고, 상기 광 감지 소자부가 상기 광을 감지하여 소자를 ON-OFF(켜짐-꺼짐) 스위칭한다. 한편, 광 감지 소자부는 MIT(Metal-Insulator Transition)발생 전압에서 불연속 MIT가 발생하는 MIT 박막, 및 상기 MIT 박막에 컨택하는 적어도 2개의 전극을 포함하는 MIT 소자를 적어도 하나 구비한 MIT 소자 어레이이고, 상기 MIT 소자는 광이 조사되었을 때, 상기 MIT 발생 전압이 이동되는 특징을 갖는다.
-
公开(公告)号：KR100923425B1
公开(公告)日：2009-10-27
申请号：KR1020070101820
申请日：2007-10-10
Applicant: 한국전자통신연구원
IPC: G02B6/42
Abstract: 본 발명은 광소자, 증폭기 등의 전자소자, 광화이버, 광학벤치(optical bench), 다층기판으로 이루어진 볼 그리드 어레이 패키지, 및 응력 완화층을 포함하는 광모듈에 관한 것으로, 다수의 기판 및 볼 그리드 어레이가 적층된 다층 기판 볼 그리드 어레이 패키지(ball grid array package); 상기 다층 기판 볼 그리드 어레이 패키지 상에 형성되는 응력 완화층; 상기 응력 완화층 상에 마련되는 광학 벤치; 상기 광학 벤치 상에 마련되는 광소자; 상기 광소자와 이격 거리를 두고 상기 광학 벤치 상에 마련되는 광화이버; 및 상기 광소자와 전기적으로 연결되어 상기 광소자로 전기 신호를 제공하는 증폭기를 포함한다. 전술한 구성에 따라, RF 신호가 전자 소자를 통해 광 소자인 VCSEL에 전달되어 광 신호로 바뀐 후 광 화이버의 한쪽 끝 단 45도 경사면에 전반사되어 광 화이버로 전달된다. 광소자가 포토 다이오드일 경우 광 화이버를 통해 전달된 광신호가 광 화이버의 한쪽 끝 단 45도 경사면에 전반사되어 포토다이오드로 전달되고 그 후에 전자 소자에 RF 신호로 전달된다. 이때 광 화이버를 지지하고 있는 광학 벤치(metal optical bench 또는 silicon optical bench)는 응력 완화층이 형성되어 있는 다층 회로 기판에 실장되어 있어 광 모듈 동작 중에 발생하는 열 혹은 열 주기 시험(thermal cycle test) 동안 발생하는 열 변형이 최소화되어 광 화이버와 광 소자 간의 광학 결합을 안정적으로 유지할 수 있다.
광 모듈, 응력 완화층, 다층 볼 그리드 어레이 패키지, 광소자, 광화이버, 비아, 캐비티, 응력 완화 폴리머, 엘라스토머(elastomer)-
公开(公告)号：KR1020090058874A
公开(公告)日：2009-06-10
申请号：KR1020070125666
申请日：2007-12-05
Applicant: 한국전자통신연구원
CPC classification number: H01L2224/16225
Abstract: A laminated semiconductor package and a manufacturing method thereof are provided to reduce a size of the semiconductor package by bonding a MEMS device and an ASIC(Application Specific Integrated Circuit) or ROIC(Readout Integrated Circuit) device. A laminated semiconductor package includes a first wafer(100), a second wafer(200), and an interposed wafer(300). An MEMS(Micro Electro Mechanical System) device(110) is formed on the first wafer. The second wafer is located on the first wafer. An ASIC or ROIC device is formed on the second wafer. The interposed wafer is positioned between the first wafer and the second wafer. The interposed wafer electrically connects the MEMS device and the ASIC or ROIC device.
Abstract translation: 提供一种叠层半导体封装及其制造方法，通过结合MEMS器件和ASIC（专用集成电路）或ROIC（读出集成电路）器件来减小半导体封装的尺寸。 叠层半导体封装包括第一晶片（100），第二晶片（200）和插入晶片（300）。 在第一晶片上形成MEMS（微机电系统）装置（110）。 第二晶片位于第一晶圆上。 在第二晶片上形成ASIC或ROIC器件。 插入的晶片位于第一晶片和第二晶片之间。 插入的晶片将MEMS器件和ASIC或ROIC器件电连接。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.033 seconds)
