-
公开(公告)号：KR1020030094447A
公开(公告)日：2003-12-12
申请号：KR1020020031287
申请日：2002-06-04
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: PURPOSE: A transconductance amplifier having high linearity and high gain is provided to maintain the linearity without increasing the current by forming an input terminal with NMOS transistors and PMOS transistors. CONSTITUTION: A transconductance amplifier having high linearity and high gain includes the first and the second input terminals and the first and the second output terminals. Input signals are inputted into a plurality of NMOS transistors(mn1-mn6) and a plurality of PMOS transistors(mp1-mp6) of the first and the second input terminals. The input signals received from the first and the second input terminals are amplified as much as the gain proportional to the conductance of the NMOS transistors(mn1-mn6) and the PMOS transistors(mp1-mp6). The amplified input signals are outputted to the first and the second output terminals.
Abstract translation: 目的：提供具有高线性度和高增益的跨导放大器，以通过用NMOS晶体管和PMOS晶体管形成输入端而不增加电流来保持线性。 构成：具有高线性度和高增益的跨导放大器包括第一和第二输入端子以及第一和第二输出端子。 输入信号被输入到第一和第二输入端子的多个NMOS晶体管（mn1-mn6）和多个PMOS晶体管（mp1-mp6）中。 从第一和第二输入端子接收的输入信号被放大成与NMOS晶体管（mn1-mn6）和PMOS晶体管（mp1-mp6）的电导成正比的增益。 放大的输入信号被输出到第一和第二输出端。
-
公开(公告)号：KR1020030055758A
公开(公告)日：2003-07-04
申请号：KR1020010085836
申请日：2001-12-27
Applicant: 한국전자통신연구원
IPC: H03G3/00
CPC classification number: H03G1/0017 , H03F3/45197 , H03F2203/45504 , H03F2203/45726 , H03G1/007 , H03G7/00
Abstract: PURPOSE: A variable gain amplification circuit of an automatic gain control is provided, which achieves a pseudo exponential function with a simple configuration, and prevents power consumption. CONSTITUTION: A fixed resistor part(R) receives an electric signal, and a variable resistor part(r) is connected to the fixed resistor part serially and has a plurality of NMOS transistors connected in parallel each other by applying different control voltage. The fixed resistor part has the plurality of NMOS transistors operating in a saturated area. The variable resistor part acts as one variable resistor by connecting the plurality of NMOS transistors in parallel operating in a linear area.
Abstract translation: 目的：提供自动增益控制的可变增益放大电路，通过简单的配置实现伪指数函数，防止功耗。 构成：固定电阻器部分（R）接收电信号，并且可变电阻器部分（r）被串联连接到固定电阻器部分，并且通过施加不同的控制电压而具有并联连接的多个NMOS晶体管。 固定电阻部分具有在饱和区域中工作的多个NMOS晶体管。 可变电阻器部分通过在线性区域中并联操作的多个NMOS晶体管而作为一个可变电阻器。
-
-
公开(公告)号：KR1020100072976A
公开(公告)日：2010-07-01
申请号：KR1020080131549
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: H03F3/45475 , H03F2203/45528 , H03F2203/45591
Abstract: PURPOSE: A gain control device capable of dB-linear gain control at an analog circuit and an amplifier according to that are provided to independently control the dB-linear gain by controlling gain as dB-linearly according to linear change of resistance value of variable resistance. CONSTITUTION: A gain control unit(400) is comprised of a first input resistive unit(410) and a second input resistive unit(420). The first input resistive unit is comprised of a first variable register and the linearly changeable first fix resistance. The first variable register is connected between the input signal and virtual ground node of amount. The first fix resistance is connected to the input signal and virtual ground node of the negative principle in nature. The second input resistive unit is comprised of the second variable resistance and the linearly changeable second fixed resistance. The second variable resistance is connected between the input signal and virtual ground node of said the negative principle in nature. The second fixed resistance is connected to the input signal and virtual ground node of amount.
Abstract translation: 目的：根据模拟电路和放大器能够进行dB线性增益控制的增益控制装置，用于根据可变电阻的电阻值的线性变化将增益控制为dB线性来独立控制dB线性增益 。 构成：增益控制单元（400）包括第一输入电阻单元（410）和第二输入电阻单元（420）。 第一输入电阻单元由第一可变寄存器和可线性可变的第一固定电阻组成。 第一个可变寄存器连接在输入信号和虚拟接地节点之间。 第一固定电阻连接到本质上负的原理的输入信号和虚拟接地节点。 第二输入电阻单元包括第二可变电阻和可线性可变的第二固定电阻。 第二个可变电阻连接在输入信号和虚拟接地节点之间的所述负性原理。 第二固定电阻连接到输入信号和虚拟接地节点。
-
15.发明公开동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기 失效用于匹配动态元件和使用其的多位数字模拟转换器的方法，包括多位数字模拟转换器的DELTA-SIGMA调制器和DELTA-SIGMA数字模拟转换器
公开(公告)号：KR1020090047887A
公开(公告)日：2009-05-13
申请号：KR1020070113966
申请日：2007-11-08
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0665 , H03M1/74 , H03M3/464 , H03M3/502
Abstract: Provided are a dynamic element-matching method, a multi-bit Digital-to-Analog Converter (DAC), and a delta-sigma modulator with the multi-bit DAC and delta-sigma DAC with the multi-bit DAC. The dynamic element-matching method relates to preventing periodic signal components (in-band tones) from being generated from a delta-sigma modulator of a delta-sigma Analog-to-Digital Converter (ADC) and a multi-bit DAC used in a delta-sigma DAC. Unit elements are selected in a new sequence according to a simple algorithm every time that each of unit elements is selected once, and thus the unit elements are not periodically used. Consequently, it is possible to prevent in-band tones caused by a conventional Data Weighted Averaging (DWA) algorithm.
-
Patent Agency Ranking
公开(公告)号：KR1020060065468A
公开(公告)日：2006-06-14
申请号：KR1020050070624
申请日：2005-08-02
Applicant: 한국전자통신연구원
IPC: H02M1/14
CPC classification number: G05F3/205 , G05F3/262 , G11C5/146 , G11C11/4074
Abstract: 본 발명의 목적은 두 개의 피드백 루프를 적용한 회로를 구현하여, 낮은 전압에서도 동작이 가능한 구조를 가지며, 전원 노이즈를 억제하기 위하여 높은 PSRR(Power Supply Rejection Ratio) 특성을 가지도록 하였으며, 더불어 기존의 일반적인 기준 전압 발생기에서 나타나는 전압-전류 변환기가 필요하지 않은 구조를 갖는 낮은 기준 전류발생기를 제공하는 것이다.
본 발명은 소정의 전류를 전달받아 제 1 전압을 발생하되 상기 제 1 전압은 온도에 대응하여 전압레벨이 감소하는 제 1 전압발생부, 제 2 전압을 발생하되 상기 제 2 전압은 온도에 대응하여 전압레벨이 높아지는 제 2 전압발생부, 상기 제 1 전압에 대응한 제 1 전류를 발생하는 제 1 전류 발생부, 상기 제 2 전압에 대응한 제 2 전류를 발생하는 제 2 전류 발생부 및 상기 제 1 및 제 2 전류를 전달받아 상기 제 1 및 제 2 전류가 합산된 기준전류를 생성하는 기준전류 발생부를 포함하는 기준전류 발생기를 제공하는 것이다.-
公开(公告)号：KR100550102B1
公开(公告)日：2006-02-08
申请号：KR1020040055571
申请日：2004-07-16
Applicant: 한국전자통신연구원
IPC: H03M1/74
Abstract: 본 발명은 전류셀 구동 방식의 디지털-아날로그 변환기에서 전류셀 소자간 부정합에 무관하게 1 비트의 해상도를 확장시킨 전류셀 구동 방식의 디지털-아날로그 변환기에 관한 것이다. 본 발명에 따른 전류셀 구동 방식의 디지털-아날로그 변환기는, N비트의 디지털 입력신호(D
IN )를 수신하여 2개의 N-1 비트 디지털 신호(D
IN1 ,
D
IN2 )로 변환하는 디코더; 상기 디지털 신호(D
IN1 ,
D
IN2 )에 기초한 전류량을 제공하는 M(= 2
N-1 )개의 전류셀; 상기 2개의 N-1 비트의 디지털 입력신호(D
IN1 ,
D
IN2 )에 기초한 전류량에 대응하는 제1 및 제2 아날로그 전압을 제1 및 제2 클럭신호(Q
1 , Q
2 )에 따라 각각 출력하는 전류셀 구동부; 및 상기 제1 및 제2 클럭신호를 기준으로 상기 제1 및 제2 아날로그 전압을 샘플링 및 홀딩하여 글리치가 제거된 신호를 출력하는 샘플링/홀딩 증폭 회로를 포함한다. 본 발명에 따르면, 최종 출력신호의 해상도 확장이 가능하고, 부가적인 회로에 의하여 기존의 전류셀 구동 방식의 변환기 출력단에 발생하는 글리치의 영향을 최소화함으로써 소모 전류를 줄일 수 있다.
디지털-아날로그 변환기, 전류셀 구동, 해상도, 확장-
公开(公告)号：KR1020040052174A
公开(公告)日：2004-06-19
申请号：KR1020020079924
申请日：2002-12-14
Applicant: 한국전자통신연구원
IPC: H04L27/26
CPC classification number: H04L27/365 , H03C3/40
Abstract: PURPOSE: A quadrature modulation transmitter is provided to reduce the power consumption and to overcome the mismatch problem in comparison with a heterodyne type transmitter or a digital IF type transmitter. CONSTITUTION: A quadrature modulation transmitter includes a digital processing block(410) and an analog processing block(420). The digital processing block(410) receives an I channel data, a Q channel data and a clock signal, modulates the I channel data or the inverse data of the I channel data into a first analog signal through the I channel DAC in response to the I clock signal and modulates the Q channel data or the inverse data of the Q channel data into a second analog signal through the Q channel DAC in response to the switching of the Q clock signal. And, the analog processing block(420) receives the first and the second analog signals from the digital processing block(410), adds the first analog signal to the second analog signal, transfers the added signal to the RF signal region through the combining process and transmits the transferred signal with amplifying the transferred signal.
Abstract translation: 目的：与外差式发射机或数字IF型发射机相比，提供了一种正交调制发射机，以减少功耗并克服失配问题。 构成：正交调制发射机包括数字处理块（410）和模拟处理块（420）。 数字处理块（410）接收I通道数据，Q通道数据和时钟信号，响应于I通道DAC，通过I通道DAC将I通道数据或I通道数据的反相数据调制成第一模拟信号 I时钟信号，并且响应于Q时钟信号的切换，通过Q通道DAC将Q通道数据或Q通道数据的反相数据调制成第二模拟信号。 并且，模拟处理块（420）从数字处理块（410）接收第一模拟信号和第二模拟信号，将第一模拟信号与第二模拟信号相加，通过组合处理将相加的信号传送到RF信号区域 并且通过放大所传送的信号来发送传送的信号。
-
公开(公告)号：KR101705159B1
公开(公告)日：2017-02-10
申请号：KR1020100129222
申请日：2010-12-16
Applicant: 한국전자통신연구원
IPC: H03K17/687 , H03M1/66
CPC classification number: H03K17/04106 , H03M1/06 , H03M1/66
Abstract: 본발명은전류스위치를구동하는신호를발생시키는전류스위치구동회로및 이를이용한디지털아날로그신호변환기에관한것이다. 전류스위치구동회로는소스단자는 VDD에연결되고, 게이트단자는입력신호를수신하고, 드레인단자에서구동신호를출력하는제1 PMOS 트랜지스터, 드레인단자는상기제1 PMOS 트랜지스터의상기드레인단자와연결되고, 게이트단자는상기입력신호를수신하는 NMOS 트랜지스터, 소스단자는상기 NMOS 트랜지스터의소스단자와연결되고, 게이트단자는바이어스전압과연결되고, 드레인단자는 GND에연결되는제2 PMOS 트랜지스터및 상기제2 PMOS 트랜지스터가항상켜져있는상태를유지하도록하는제어전류원을포함한다.
Abstract translation: 提供了产生用于驱动电流开关的信号的电流开关驱动电路和使用该电流开关的数模转换器。 电流开关驱动电路包括：第一PMOS晶体管，源极端子连接到电源端子，栅极端子接收输入信号，漏极端子输出驱动信号;漏极端子连接的NMOS晶体管 到第一PMOS晶体管的漏极端子，并且栅极端子接收输入信号;第二PMOS晶体管，其源极端子连接到NMOS晶体管的源极端子，栅极端子连接到偏置电压端子， 并且漏极端子连接到接地端子，并且使得允许第二PMOS晶体管恒定地处于导通状态的控制电流源。
-
公开(公告)号：KR101685016B1
公开(公告)日：2016-12-13
申请号：KR1020100128376
申请日：2010-12-15
Applicant: 한국전자통신연구원
CPC classification number: H03F3/45475 , H03F2203/45248 , H03F2203/45514 , H03F2203/45541 , H03F2203/45551
Abstract: 본발명은아날로그집적회의바이어스회로에관한것이다. 본발명에따른바이어스회로는기준전류및 가변전류를이용하여바이어스전압을생성하는바이어스전압생성부, 상기바이어스전압생성부에상기기준전류를제공하는기준전류원부, 및상기바이어스전압생성부에상기가변전류를제공하는전류조절부를포함하며, 상기전류조절부는적어도두 개의입력신호들전압레벨에따라상기가변전류의전류량을조절한다. 본발명의바이어스회로는전력소모의증가를방지하면서, 동시에슬루율을향상시킬수 있다.
Abstract translation: 公开了一种偏置电路，其包括被配置为使用参考电流和可变电流产生偏置电压的偏置电压产生部件; 参考电流源部，被配置为将所述参考电流提供给所述偏置电压产生部; 以及电流调节部，被配置为向所述偏置电压生成部提供所述可变电流，并且根据至少两个输入信号的电压电平来调整所述可变电流的量。 偏置电路可以防止功耗的增加，同时提高转换速率。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.027 seconds)
