公开(公告)号：DE102007041082B4

公开(公告)日：2012-04-26

申请号：DE102007041082

申请日：2007-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/78

Abstract: Eine integrierte Schaltung, umfassend: ein Halbleitersubstrat (104); eine Vielzahl von auf dem Halbleitersubstrat (104) angeordneten Finnen (102A, 102B, 102C, 102D); einen Gateisolator (110; 302, 304), der auf der Vielzahl von Finnen angeordnet ist; und einen Gatestapel (112), der auf dem Gateisolator (110; 304) angeordnet ist, wobei jede der Vielzahl der Finnen (102A, 102B, 102C, 102D) ein Kanalgebiet an zumindest zwei Seitenflächen umfasst, wobei das Kanalgebiet zur Verringerung von Funkelrauschen ein Dotiermittel an den Seitenflächen beinhaltet, dessen Höchstkonzentration in der Mitte jeder Finne liegt, und wobei der Gateisolator (110; 302, 304) über den Seitenflächen von jeder der Finnen (102A, 102B, 102C, 102D) angeordnet ist, wobei der Gateisolator das Dotiermittel beinhaltet.

公开(公告)号：DE102008002647B4

公开(公告)日：2012-04-19

申请号：DE102008002647

申请日：2008-06-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements, umfassend: Implantieren eines ersten Dotierstoffs in eine erste teilweise Fertigstellung des Bauelements, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, und Implantieren eines zweiten Dotierstoffs in eine zweite teilweise Fertigstellung des Bauelements, wobei der zweite Dotierstoff eine zweite rauschen-reduzierende Spezies umfasst, wobei der erste Dotierstoff und der zweite Dotierstoff von entgegengesetzten Leitfähigkeitstypen sind.

公开(公告)号：DE102008002647A1

公开(公告)日：2009-01-02

申请号：DE102008002647

申请日：2008-06-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78

公开(公告)号：DE10204875C1

公开(公告)日：2003-02-27

申请号：DE10204875

申请日：2002-02-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LUYKEN JOHANNES ,  HOFMANN FRANZ ,  SIPRAK DOMAGOJ ,  BREDERLOW RALF ,  KREUPL FRANZ ,  PAULUS CHRISTIAN ,  THEWES ROLAND ,  WEBER WERNER ,  ELBE ASTRID ,  NEUHAUSER ROBERT ,  SCHEPERS JOERG

IPC: G06K19/073 ,  H01L23/58 ,  G06F12/14 ,  H01L51/10

Abstract: The IC chip has a layer structure with given electrical characteristics and a circuit stage for checking the latter electrical characteristics. The layer structure is provided by a resistance layer and 2 associated electrodes, the resistance layer provided as a molecular layer with an electrical resistance which can be switched both locally and globally between different conduction states. An Independent claim for a protection method for an IC chip is also included.

公开(公告)号：DE102010037889B4

公开(公告)日：2017-07-27

申请号：DE102010037889

申请日：2010-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CALABRESE GIOVANNI ,  HODEL UWE ,  MOLZER WOLFGANG ,  SIPRAK DOMAGOJ

IPC: H01L21/762 ,  H01L21/265 ,  H01L29/06 ,  H01L29/78

Abstract: LDMOS-Vorrichtung (100), die aufweist: • einen ersten dotierten Bereich (102) innerhalb eines Halbleitersubstrats (104), der als erweiterter Drainbereich eingerichtet ist; • einen Grabenisolationsbereich (106), wobei der Grabenisolationsbereich (106) ein Rauschverringerungsmittel aufweist und wobei der Grabenisolationsbereich (106) einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei der erste Abschnitt zwischen dem Halbleitersubstrat (104) und dem zweiten Abschnitt liegt und wobei zumindest der erste Abschnitt das Rauschverringerungsmittel aufweist; und • einen zweiten dotierten Bereich (110) zwischen dem ersten dotierten Bereich (102) und dem Grabenisolationsbereich (106), wobei der Grabenisolationsbereich (106) und der zweite dotierte Bereich (110) zumindest teilweise innerhalb des ersten dotierten Bereichs (102) ausgebildet sind; • wobei sich ein Raumladungsbereich (118) zwischen dem zweiten dotierten Bereich (110) und dem ersten dotierten Bereich (102) erstreckt und den LDMOS-Stromfluss vom Grabenisolationsbereich (106) trennt.

公开(公告)号：DE102012223256A1

公开(公告)日：2013-06-20

申请号：DE102012223256

申请日：2012-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01P3/123

Abstract: Ein Wellenleiter umfasst einen inneren Leiter, der in einer ersten Schicht angeordnet ist, ein Paar von äußerem Leitern, das einen ersten äußeren Leiter und einen zweiten äußeren Leiter umfasst, und ein Paar von geschlitzten Abschirmungen, das eine erste geschlitzte Abschirmung und eine zweite geschlitzte Abschirmung umfasst. Die erste geschlitzte Abschirmung und die zweite geschlitzte Abschirmung sind in einer zweiten Schicht mit einem Abstand dazwischen angeordnet, um einen Teil einer Masseabschirmung zu bilden, wobei die zweite Schicht zu der ersten Schicht parallel ist. Die erste geschlitzte Abschirmung ist mit dem ersten äußeren Leiter verbunden und die zweite geschlitzte Abschirmung ist mit dem zweiten äußeren Leiter verbunden.

公开(公告)号：DE102008064728B4

公开(公告)日：2013-03-21

申请号：DE102008064728

申请日：2008-06-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78

Abstract: Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements, umfassend: Implantieren eines ersten Dotierstoffs in ein teilweise fertiggestelltes Bauelement während einer ersten Zeitspanne des Herstellungsverfahrens, wobei der erste Dotierstoff eine erste rauschen-reduzierende Spezies umfasst, wobei der erste Dotierstoff kein BF2 + enthält; und Implantieren eines zweiten Dotierstoffs in das teilweise fertiggestellte Bauelement während einer zweiten Zeitspanne des Herstellungsverfahrens, wobei der zweite Dotierstoff und der erste Dotierstoff von entgegengesetzten Leitfähigkeitstypen sind, wobei der zweite Dotierstoff kein BF2 + enthält.

公开(公告)号：DE102010037889A1

公开(公告)日：2011-05-12

申请号：DE102010037889

申请日：2010-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CALABRESE GIOVANNI ,  HODEL UWE ,  MOLZER WOLFGANG ,  SIPRAK DOMAGOJ

IPC: H01L21/762 ,  H01L21/265 ,  H01L29/78

Abstract: Hier werden eine Vorrichtung eines lateral diffundierten Metalloxid-Halbleiters (LDMOS) (100) sowie Vorrichtungen, Verfahren und Techniken, die mit Grabenisolation in Zusammenhang stehen, offenbart.

公开(公告)号：DE102007041082A1

公开(公告)日：2008-03-27

申请号：DE102007041082

申请日：2007-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIPRAK DOMAGOJ

IPC: H01L27/092 ,  H01L21/8234 ,  H01L29/78

Abstract: Some embodiments discussed relate to an integrated circuit and methods for making it. Certain examples can include a fin, a gate insulator over a sidewall of the fin, and a noise-reducing dopant at or near an interface of the gate insulator and the sidewall.

公开(公告)号：DE102009047639B4

公开(公告)日：2014-08-14

申请号：DE102009047639

申请日：2009-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  SIPRAK DOMAGOJ

IPC: H01L29/78 ,  H01L21/335 ,  H01L27/088 ,  H01L27/12 ,  H01L29/04 ,  H01L29/06

Abstract: Halbleiterelement (100), das folgende Merkmale umfasst: eine Mehrzahl von Fins (5), wobei zumindest ein erster Fin (5a) der Mehrzahl von Fins (5) im Vergleich zu einer Finbreite (WF2) eines anderen Fins der Mehrzahl von Fins (5) eine unterschiedliche Finbreite (WF1) aufweist, und wobei zumindest ein zweiter Fin der Mehrzahl von Fins (5) im Vergleich zu einem anderen Fin der Mehrzahl von Fins (5) eine unterschiedliche Kristalloberflächenausrichtung aufweist.