中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

25 records (took 0.027 seconds)

    Verfahren zur Herstellung eines Halbleiterwafers
    4.
    发明专利
    Verfahren zur Herstellung eines Halbleiterwafers 未知

    公开(公告)号：DE102007063781B3

    公开(公告)日：2017-11-02

    申请号：DE102007063781

    申请日：2007-08-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SIPRAK DOMAGOJ

    IPC: H01L21/84 ,  H01L27/088 ,  H01L27/12

    Abstract: Verfahren zur Herstellung einer Halbleitereinrichtung, wobei das Verfahren umfasst: Bereitstellen eines Halbleiterwafers (100) mit einer vergrabenen Siliziumoxidschicht (104) und mit einer Vielzahl von Finnen (102A, 102B, 102C, 102D), die aus einer oberhalb des Substrats angeordneten Einkristall-Siliziumschicht ausgebildet sind, wobei jede der Finnen ein Kanalgebiet an zumindest zwei Seitenflächen beinhaltet; Oxidieren des Halbleiterwafers (100) zur Bildung einer Oxid-Schirmschicht (106) auf der Vielzahl der Finnen (102A, 102B, 102C, 102D); Implantieren eines Dotiermittels in die vergrabene Siliziumoxidschicht (104) und in das Kanalgebiet der Vielzahl der Finnen (102A, 102B, 102C, 102D) zur Verringerung von Funkelrauschen, wobei eine Höchstkonzentration in der Mitte jeder Finne erzeugt wird; Entfernen der Oxid-Schirmschicht (106) von der Vielzahl von Finnen (102A, 102B, 102C, 102D); Bereitstellen eines Gateisolators (110), der auf der Siliziumschicht über dem Kanalgebiet der Vielzahl von Finnen (102A, 102B, 102C, 102D) angeordnet ist, nach dem Implantieren des Dotiermittels in die vergrabene Siliziumoxidschicht und in die Vielzahl der Finnen (102A, 102B, 102C, 102D); Tempern des Halbleiterwafers (100); und Bereitstellen eines Gatestapels (112).

    Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren
    8.
    发明专利
    Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren 未知

    公开(公告)号：DE102009025271B4

    公开(公告)日：2018-07-26

    申请号：DE102009025271

    申请日：2009-06-17

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BAUMGARTNER PETER DR ,  SIPRAK DOMAGOJ

    IPC: H01L29/78 ,  H01L21/335

    Abstract: Halbleiterbauelement, aufweisend:mindestens einen Sourcebereich (1006) und mindestens einen Drainbereich (1004);mehrere sich zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) erstreckende Finnen (1010, 1013, 1016), wobei von diesen Finnen (1010, 1013, 1016) mindestens eine Finne eine andere Breite als eine andere Finne aufweist; undmindestens zwei Gates (1017, 1018) zur Steuerung des Stromflusses durch die mehreren Finnen (1010, 1013, 1016),wobei mindestens ein Gate eine Gatelänge aufweist, die von einem anderen Gate verschieden ist, undwobei mindestens zwei der Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel geschaltet sind.

    Verfahren zur Herstellung von Schottky-Dioden mit Metallgateelektroden
    9.
    发明专利
    Verfahren zur Herstellung von Schottky-Dioden mit Metallgateelektroden 未知

    公开(公告)号：DE102012103024B4

    公开(公告)日：2016-09-29

    申请号：DE102012103024

    申请日：2012-04-05

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RIESS PHILIPP ,  SIPRAK DOMAGOJ

    IPC: H01L21/329 ,  H01L29/872 ,  H01L29/93

    Abstract: Verfahren zum Herstellen eines Halbleiterbauelements (100), wobei das Verfahren Folgendes aufweist: – Bereitstellen eines Substrats (10) mit einem ersten Gebiet und einem zweiten Gebiet; – Ausbilden einer Gatedielektrikumsschicht mindestens über dem zweiten Gebiet des Substrats (10); – Ausbilden einer ersten Dummy-Gateelektrode über dem ersten Gebiet des Substrats (10), wobei die erste Dummy-Gateelektrode eine erste leitende Schicht und eine zweite leitende Schicht über der ersten leitenden Schicht aufweist; – in dem zweiten Gebiet des Substrats (10) Ausbilden einer zweiten Dummy-Gateelektrode über der Gatedielektrikumsschicht, wobei die zweite Dummy-Gateelektrode eine dritte leitende Schicht und eine vierte leitende Schicht über der dritten leitenden Schicht aufweist; – Ausbilden eines ersten dotierten Gebiets (21) unter der ersten Dummy-Gateelektrode; – Ausbilden eines ersten Grabens durch Entfernen der ersten Dummy-Gateelektrode; – Ausbilden eines zweiten Grabens durch Entfernen der vierten leitenden Schicht und – Ausbilden einer Metallschicht über dem Substrat (10), wobei ein erster Abschnitt der Metallschicht das erste dotierte Gebiet (21) in dem ersten Graben elektrisch kontaktiert und ein zweiter Abschnitt der Metallschicht den zweiten Graben mindestens teilweise füllt.

    Verfahren zur Herstellung einer integrierten Schaltung
    10.
    发明专利
    Verfahren zur Herstellung einer integrierten Schaltung 未知

    公开(公告)号：DE102007058676B4

    公开(公告)日：2012-08-16

    申请号：DE102007058676

    申请日：2007-12-06

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SIPRAK DOMAGOJ

    IPC: H01L27/088 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

    Abstract: Verfahren zur Herstellung einer integrierten Schaltung, das Folgendes aufweist: Bereitstellung eines Halbleitersubstrats; Bildung einer über dem Halbleiter-Wafer angeordneten isolierenden Trägerschicht; Dotierung der Trägerschicht unter Verwendung eines rauschreduzierenden Dotiermittels; Bildung eines über der Trägerschicht angeordneten Gate-Isolators, wobei die dielektrische Konstante des Gate-Isolators größer ist als die dielektrische Konstante der Trägerschicht; und Bildung eines über dem Gate-Isolator angeordneten Gate-Stacks das weiter Folgendes aufweist: Implantation des Halbleitersubstrats unter Verwendung eines zweiten rauschreduzierenden Dotiermittels, wobei die Implantation des Halbleitersubstrats unter Verwendung des zweiten rauschreduzierenden Dotiermittels die Implantation des Halbleitersubstrats mit einem Material einschließt, das aus der Gruppe ausgewählt ist, die aus Fluor, PF3, PF5, AsF3, AsF5, SbF3, SbF5, Chlor, Bortrichlorid (BCl3), ClF5, SiF, SiCl4, Wasserstoff, Deuterium, XeF2 und Xenonhexafluorid (XeF6) besteht.

Patent Agency Ranking