公开(公告)号：JP2007005798A

公开(公告)日：2007-01-11

申请号：JP2006169520

申请日：2006-06-20

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

Inventor： BAUMGARTNER PETER ,  BENETIK THOMAS

IPC: H01L21/822 ,  H01L27/04

CPC classification number: H01F17/0006 ,  H01F2021/125

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device capable of improving a symmetry of a differential inductor, and enhancing a performance thereof. SOLUTION: In a multilayer conductive layer of an integrated circuit, the symmetry part of a first inductor and a second inductor is formed in two or more conductive layers. The respective first inductors provided in adjacent conductive layers or the respective second inductors provided in the adjacent conductive layers are mutually connected by via. An approximately a loop structure is formed in each conductive layer by the first and second inductor parts. The first and second inductor vias may be disposed at the same position in the approximately looped inductor structure by exchanging an inner radius and an outer radius. Alternately, by using a notch in the first and second inductors, the first and second inductor vias may be disposed, so that the via for the second inductor is disposed on the opposite side of the via for the first inductor in the approximately looped inductor structure. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供能够提高差分电感器的对称性并提高其性能的半导体器件。 解决方案：在集成电路的多层导电层中，第一电感器和第二电感器的对称部分形成在两个或更多个导电层中。 设置在相邻导电层中的相应的第一电感器或设置在相邻的导电层中的相应的第二电感器通过通孔相互连接。 通过第一和第二电感器部件在每个导电层中形成大致环形结构。 第一和第二电感器通孔可以通过交换内半径和外半径而设置在近环形电感器结构中的相同位置处。 或者，通过使用第一和第二电感器中的陷波，可以设置第一和第二电感器通孔，使得用于第二电感器的通孔设置在大致环形的电感器结构中用于第一电感器的通路的相对侧 。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：DE102005046734A1

公开(公告)日：2007-04-05

申请号：DE102005046734

申请日：2005-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  RIESS PHILIPP

IPC: H01L27/08

Abstract: Semiconductor component having an integrated capacitive structure (K) comprises at least two groups of electrically conductive planes with at least one plane in each group comprising stripe elements having two sets of opposite polarity (SE11,SE21) and that are at least partly mutually indented with elements of the same polarity covering one another. Elements of the same polarity in different groups are electrically connected by vertical connections (vias) and element of the same polarity of the second group are interconnected through lateral conductive elements (V).

公开(公告)号：DE102006027586B4

公开(公告)日：2011-11-24

申请号：DE102006027586

申请日：2006-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  BENETIK THOMAS

IPC: H01L27/08 ,  H01F5/00 ,  H01F27/28 ,  H05K1/16

Abstract: Halbleitereinrichtung (100), die folgendes enthält: ein Werkstück (102); eine über dem Werkstück (102) angeordnete erste leitende Schicht (M6), wobei ein erster Abschnitt (L1, M6) einer ersten Induktionsspule (L1) und ein erster Abschnitt (L2, M6) einer zweiten Induktionsspule (L2) innerhalb der ersten leitenden Schicht (M6) angeordnet sind, wobei der erste Abschnitt (L2, M6) der zweiten Induktionsspule (L2) symmetrisch zu dem ersten Abschnitt (L1, M6) der ersten Induktionsspule (L1) angeordnet ist; mindestens eine der ersten leitenden Schicht (M6) benachbarte zweite leitende Schicht (M5), wobei ein zweiter Abschnitt (L1, M5) der ersten Induktionsspule (L1) und ein zweiter Abschnitt (L2, M5) der zweiten Induktionsspule (L2) in jeder mindestens einen zweiten leitenden Schicht (M5) angeordnet sind, wobei jeder zweite Abschnitt (L2, M5) der zweiten Induktionsspule (L2) symmetrisch zu jedem zweiten Abschnitt (L1, M5) der ersten Induktionsspule (L1) in jeder mindestens einen zweiten Schicht (M5) ist; mindestens einen ersten Induktionsspulendurchkontakt (112a), der...

公开(公告)号：DE102008047865A1

公开(公告)日：2010-04-22

申请号：DE102008047865

申请日：2008-09-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  BENETIK THOMAS ,  MEYER-BERG GEORG ,  RIESS PHILIPP

IPC: H01L27/06 ,  H01L21/822

Abstract: The circuit arrangement has multiple metallization planes (102), which extend parallel to a main surface of a semiconductor substrate. A capacitor structure is formed between two metallization planes. The capacitor structure has multiple conducting elements (104-10,104-20). A circuit element is arranged in the former metallization plane. Independent claims are included for the following: (1) a system, which has an analog circuit part; and (2) a method for manufacturing a circuit arrangement in a semiconductor substrate.

公开(公告)号：DE102008054320A1

公开(公告)日：2009-06-04

申请号：DE102008054320

申请日：2008-11-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BAUMGARTNER PETER ,  BENETIK THOMAS ,  KALTALIOGLU ERDEM ,  RIESS PHILIPP ,  RUDERER ERWIN ,  TEWS HELMUT ,  GLASOW ALEXANDER VON

IPC: H01L27/08 ,  H01L21/822

Abstract: Semiconductor devices and methods of manufacture thereof are disclosed. In one embodiment, a capacitor plate includes a plurality of first parallel conductive members, and a plurality of second parallel conductive members disposed over the plurality of first parallel conductive members. A first base member is coupled to an end of the plurality of first parallel conductive members, and a second base member is coupled to an end of the plurality of second parallel conductive members. A connecting member is disposed between the plurality of first parallel conductive members and the plurality of second parallel conductive members, wherein the connecting member includes at least one elongated via.

公开(公告)号：DE102008028554A1

公开(公告)日：2009-01-15

申请号：DE102008028554

申请日：2008-06-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  RIES PHILIPP ,  BENETIK THOMAS

IPC: H01L27/08

Abstract: A semiconductor device includes a capacitance, the numerical value of which is relevant for a device function. The capacitance is formed from a parallel connection of at least a first and a second capacitor element, wherein the first and second capacitor elements are formed in respective manufacturing steps that exhibit uncorrelated process fluctuations.

公开(公告)号：DE102006027586A1

公开(公告)日：2007-02-15

申请号：DE102006027586

申请日：2006-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  BENETIK THOMAS

IPC: H01L27/08 ,  H01F5/00 ,  H01F27/28 ,  H05K1/16

Abstract: Two inductors formed in multiple layers of conductive layers of integrated circuits are disclosed. Symmetric portions of a first inductor and a second inductor are formed in two or more conductive layers. Portions of the first inductor in adjacent conductive layers are connected by vias, and portions of the second inductor in adjacent conductive layers are connected by vias. The first and second inductor portions form a substantially loop-shaped structure in each conductive layer. The first and second inductor vias may be positioned at the same position within the substantially loop-shaped inductor structure by alternating inner and outer radiuses, or the vias for the second inductor may be positioned opposite the vias for the first inductor within the substantially loop-shaped inductor structure, using notches in the first and second inductor portions.

公开(公告)号：DE102006062924B3

公开(公告)日：2017-03-30

申请号：DE102006062924

申请日：2006-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  BENETIK THOMAS

IPC: H01L27/08 ,  H01F5/00 ,  H01F17/00 ,  H01F27/28 ,  H05K1/16

Abstract: Halbleitereinrichtung (100), die folgendes umfaßt: ein Werkstück (102); eine über dem Werkstück (102) angeordnete erste leitende Schicht (M6), wobei ein erster Abschnitt (L1, M6) einer ersten Induktionsspule (L1) und ein erster Abschnitt (L2, M6) einer zweiten Induktionsspule (L2) innerhalb der ersten leitenden Schicht (M6) angeordnet sind, wobei der erste Abschnitt (L2, M6) der zweiten Induktionsspule (L2) symmetrisch zu dem ersten Abschnitt (L1, M6) der ersten Induktionsspule (L1) ist; mindestens eine der ersten leitenden Schicht (M6) benachbarte zweite leitende Schicht (M5), wobei ein zweiter Abschnitt (L1, M5) der ersten Induktionsspule (L1) und ein zweiter Abschnitt (L2, M5) der zweiten Induktionsspule (L2) in jeder mindestens einen zweiten leitenden Schicht (M5) angeordnet sind, wobei jeder zweite Abschnitt (L2, M5) der zweiten Induktionsspule (L2) symmetrisch zu jedem zweiten Abschnitt (L1, M5) der ersten Induktionsspule (L1) in jeder mindestens einen zweiten leitenden Schicht ist; mindestens einen ersten Induktionsspulendurchkontakt (111a), der den ersten Abschnitt (L1, M6) der ersten Induktionsspule (L1) in der ersten leitenden Schicht (M6) mit dem zweiten Abschnitt (L2, M5) der ersten Induktionsspule (L1) in der benachbarten zweiten leitenden Schicht (M5) elektrisch leitfähig verbindet; und mindestens einen zweiten Induktionsspulendurchkontakt (111b), der den ersten Abschnitt (L2, M6) der zweiten Induktionsspule (L2) in der ersten leitenden Schicht (M6) mit dem zweiten Abschnitt (L2, M5) der zweiten Induktionsspule (L2) in der benachbarten zweiten leitenden Schicht elektrisch leitfähig verbindet, wobei der mindestens eine zweite Induktionsspulendurchkontakt (111b) zu dem mindestens einen ersten Induktionsspulendurchkontakt (111a) symmetrisch ist, ...

公开(公告)号：DE102008028554B4

公开(公告)日：2013-04-18

申请号：DE102008028554

申请日：2008-06-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER ,  RIES PHILIPP ,  BENETIK THOMAS

IPC: H01L27/08 ,  H01L21/822

Abstract: Verfahren zur Herstellung eines Halbleiterbauelementes, umfassend eine Kapazität, deren Zahlenwert für eine Bauelementfunktion relevant ist, wobei die Kapazität eine Parallelschaltung aus mindestens einem ersten Kondensatorelement, das einen ersten Kapazitätswert mit einer erster Fertigungstoleranz hat, und einem zweiten Kondensatorelement, das einen zweiten Kapazitätswert mit einer zweiten Fertigungstoleranz hat, aufweist, wobei das erste und zweite Kondensatorelement in Herstellungsschritten ausgebildet werden, die unkorrelierte Fertigungsschwankungen aufzeigen, wobei der erste Kapazitätswert des ersten Kondensatorelements und der zweite Kapazitätswert des zweiten Kondensatorelements zum Erhalt eines vorbestimmten Gesamtkapazitätswertes derart anhand der Fertigungstoleranzen der Kondensatorelemente ausgewählt werden, dass eine Fertigungstoleranz der Kapazität minimiert wird.

公开(公告)号：DE102009000624A1

公开(公告)日：2009-11-05

申请号：DE102009000624

申请日：2009-02-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUMGARTNER PETER

IPC: H01L27/088 ,  G05F3/24 ,  H01L21/822 ,  H01L21/8234 ,  H01L29/78 ,  H03F3/04

Abstract: Structures, layouts and methods of forming integrated circuits are described. In various embodiments, the current invention includes an asymmetric segmented transistor. The asymmetric segmented transistor includes a source region and a drain region disposed within an active region, a floating source/drain region disposed within the active region, a first channel region disposed in the active region between the source region and the floating source/drain region, the first channel having a first length and a first width. A second channel region is disposed in the active region between the drain region and the floating source/drain region, the second channel having a second length and a second width. A first gate dielectric overlies the first channel region and a second gate dielectric overlies the second channel region. A gate line overlies the first gate dielectric and the second gate dielectric.