公开(公告)号：DE102013209479B4

公开(公告)日：2019-11-07

申请号：DE102013209479

申请日：2013-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  ZGAGA MARTIN ,  MAURER DANIEL

IPC: B81C1/00 ,  H01L21/306

Abstract: Ein Verfahren zum Verarbeiten eines Wafers mit MEMS-Schallwandlern, wobei der Wafer eine erste Hauptoberfläche und eine zweite Hauptoberfläche aufweist, wobei die MEMS-Schallwandler an der ersten Hauptoberfläche angeordnet sind, und wobei das Verfahren Folgendes umfasst:Reduzieren (202) der Dicke des Wafers durch einen mechanischen Prozess an der zweiten Hauptoberfläche des Wafers;Aufbringen (102; 204) eines Maskierungsmaterials an der zweiten Hauptoberfläche nach dem Reduzieren der Dicke des Wafers;Strukturieren (104; 206) des Maskierungsmaterials, um mehrere maskierte Bereiche und mehrere unmaskierte Bereiche an der zweiten Hauptoberfläche zu erhalten;anisotropes Ätzen (106; 208) des Wafers von der zweiten Hauptoberfläche an den unmaskierten Bereichen, um mehrere Aussparungen zu bilden;Entfernen (108; 210) des Maskierungsmaterials mindestens an einigen der maskierten Bereiche, um freigelegte Bereiche zu erhalten; undanisotropes Ätzen (110; 212) des Wafers von der zweiten Hauptoberfläche an den unmaskierten Bereichen und den freigelegten Bereichen, um die Tiefe der Aussparungen bis zu den MEMS-Schallwandlern an der ersten Hauptoberfläche zu erhöhen und die Dicke des Wafers an den freigelegten Bereichen zu reduzieren, wobei die Aussparungen ein rückseitiges Volumen der MEMS-Schallwandler bilden.

公开(公告)号：DE102016107301A1

公开(公告)日：2016-11-03

申请号：DE102016107301

申请日：2016-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L23/544 ,  B81B7/02 ,  B81C1/00 ,  H01L21/301 ,  H01L21/3065

Abstract: Die Beschreibung offenbart ein Verfahren zur Verwendung bei der Herstellung von Halbleitergerät-Chips. Das Verfahren umfasst das Bereitstellen eines Wafers mit einer Vielzahl von Halbleitergeräten, die jeweils in einem separaten Aktivbereich vorgesehen sind, und für jeden Aktivbereich, außerhalb des Aktivbereichs, das Bereitstellen eines Codemusters, das dem Halbleitergerät zugeordnet ist. Ein computerlesbares Medium ist ebenfalls offenbart. Ferner ist auch eine Herstellungsvorrichtung offenbart, die derart konfiguriert ist, dass sie einen Wafer in Empfang nimmt und Material von dem Wafer entfernt, um so eine Trennlinie am Wafer zu bilden, welche als Graben zur Verwendung beim Zerteilen des Wafers zu Dies verwendet wird. Die Beschreibung offenbart auch einen Wafer, ein Die-Substrat eines Halbleitergerät-Chips, das von einem Ursprungswafer stammt und ein Halbleitergerät enthält, sowie einen Halbleitergerät-Chip.

公开(公告)号：DE102015119413A8

公开(公告)日：2016-07-21

申请号：DE102015119413

申请日：2015-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICI MARKUS ,  HIRSCHLER JOACHIM ,  MISCHITZ MARTIN ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/283

公开(公告)号：DE102013105736A1

公开(公告)日：2013-12-12

申请号：DE102013105736

申请日：2013-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  MAYER KARL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/78 ,  H01L21/283 ,  H01L21/3065 ,  H01L21/308 ,  H01L23/48

Abstract: Die verschiedenen Aspekte umfassen Methoden und Vorrichtungen zur Bearbeitung eines Wafers. Ein Aspekt dieser Offenbarung weist einen Wafer auf. Der Wafer weist eine Mehrzahl von Chipbereichen auf; eine Mehrzahl von Kerbbereichen zwischen der Mehrzahl von Chipbereichen und einen Metallisierungsbereich auf der Mehrzahl von Chipbereichen.

公开(公告)号：DE102013209479A1

公开(公告)日：2013-11-28

申请号：DE102013209479

申请日：2013-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  ZGAGA MARTIN ,  MAURER DANIEL

IPC: B81C1/00 ,  H01L21/306

Abstract: Ein Verfahren zur Verarbeitung eines Wafers mit mikroelektromechanischen Systemstrukturen an der ersten Hauptoberfläche beinhaltet das Aufbringen eines Maskierungsmaterials an der zweiten Hauptoberfläche und das Strukturieren des Maskierungsmaterials, um mehrere maskierte Bereiche und mehrere unmaskierte Bereiche an der zweiten Hauptoberfläche zu erhalten. Das Verfahren beinhaltet ferner das anisotrope Ätzen des Wafers von der zweiten Hauptoberfläche an den unmaskierten Bereichen, um mehrere Aussparungen zu bilden. Danach wird das Maskierungsmaterial mindestens an einigen der maskierten Bereiche entfernt, um zuvor maskierte Bereiche zu erhalten. Das Verfahren beinhaltet ferner das anisotrope Ätzen des Wafers von der zweiten Hauptoberfläche an den unmaskierten Bereichen und den zuvor maskierten Bereichen, um eine Tiefe der Aussparungen zu erhöhen und eine Dicke des Wafers an den zuvor maskierten Bereichen zu reduzieren.