中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

93 records (took 0.023 seconds)

    METHOD FOR PRODUCING AN INTEGRATED CIRCUIT HAVING AT LEAST ONE METALICIZED SURFACE
    1.
    发明申请
    METHOD FOR PRODUCING AN INTEGRATED CIRCUIT HAVING AT LEAST ONE METALICIZED SURFACE 审中-公开
    方法制造集成电路与至少一个金属化

    公开(公告)号：WO0115219A3

    公开(公告)日：2001-07-19

    申请号：PCT/DE0002811

    申请日：2000-08-18

    Applicant: INFINEON TECHNOLOGIES AG ,  SCHWARZL SIEGFRIED ,  ENGELHARDT MANFRED ,  KREUPL FRANZ

    Inventor： SCHWARZL SIEGFRIED ,  ENGELHARDT MANFRED ,  KREUPL FRANZ

    IPC: H01L21/28 ,  H01L21/311 ,  H01L21/768 ,  H01L23/522

    CPC classification number: H01L21/76807 ,  H01L21/31144 ,  H01L21/76813

    Abstract: The invention relates to the production of a metalicized surface having conductors and contacts wherein dielectric layers are applied to a substrate (4). Contact holes are etched through the two upper-most dielectric layers extending as far as the dielectric layers which lie below. The remaining layer thickness is approximately the same as the thickness of the upper-most layer. Thereafter, trenches for the conductors are selectively etched into the first dielectric layer and the third dielectric layer whose surface is practically laid bare at the same time. After structuring of the first dielectric layer and the third dielectric layer has taken place, contacts and conductors are arranged in the contact holes and conductor trenches.

    Abstract translation: 以产生具有电介质层施加到基底上（4）引线和接触金属化。 有首先通过下面的介电层在顶部两个电介质层，其中，该层的剩余厚度基本上等于最上面Schicknt的厚度的接触孔。 随后，Leitungsgrabenätzung选择性到所述第一介电层和第三介电层，其表面的基本上同时暴露发生。 第一介电层的结构和第三介电层之后的接触和线接触孔和沟槽中产生。

    CONDUCTOR TRACK ARRANGEMENT AND METHOD FOR PRODUCING A CONDUCTOR TRACK ARRANGEMENT
    3.
    发明申请
    CONDUCTOR TRACK ARRANGEMENT AND METHOD FOR PRODUCING A CONDUCTOR TRACK ARRANGEMENT 审中-公开
    导体和制造方法导体机构

    公开(公告)号：WO02071483A3

    公开(公告)日：2003-03-06

    申请号：PCT/DE0200758

    申请日：2002-03-01

    Applicant: INFINEON TECHNOLOGIES AG ,  ENGELHARDT MANFRED ,  SCHINDLER GUENTHER

    Inventor： ENGELHARDT MANFRED ,  SCHINDLER GUENTHER

    IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

    CPC classification number: H01L23/53295 ,  H01L21/7682 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: A conductor track arrangement (100) comprises, on a first layer (101), a first layer surface (102) and at least two conductor tracks (104), which are arranged on the first layer surface and which have a second layer surface (105) that is essentially parallel to the first layer surface (102). A second layer (106) is arranged on the second layer surface of each conductor track (104), whereby the second layers (106) of adjacent conductor tracks overlap areas located between the adjacent conductor tracks (104). A third layer (107) is arranged on said second layer and completely occludes the areas located between the adjacent conductor tracks (104) by overlapping the same.

    Abstract translation: 互连组件（100）包括在其上的至少两个导电迹线（104）具有基本上与第一层表面上的第一层（101），第一层表面（102）（102）平行的第二层表面（105）在其上，分别，第二层 （106）每一个导体轨道（104），其中，相邻的导体轨迹的第二层（106）重叠在相邻的导体轨（104）之间的区域，并在其上通过完全重叠的方式覆盖在相邻的导体轨（104）之间的区域的第三层（107） 总结。

    HOLLOW STRUCTURE IN AN INTEGRATED CIRCUIT
    5.
    发明申请
    HOLLOW STRUCTURE IN AN INTEGRATED CIRCUIT 审中-公开
    中空结构在集成电路

    公开(公告)号：WO02095820A3

    公开(公告)日：2003-02-06

    申请号：PCT/DE0201699

    申请日：2002-05-10

    Applicant: INFINEON TECHNOLOGIES AG ,  PAMLER WERNER ,  ENGELHARDT MANFRED ,  GABRIC ZVONIMIR

    Inventor： PAMLER WERNER ,  ENGELHARDT MANFRED ,  GABRIC ZVONIMIR

    IPC: H01L21/768

    CPC classification number: H01L21/7682

    Abstract: The invention relates to a hollow structure (100) in an integrated circuit, comprising a substrate (101) having a surface (102), conductor tracks (103) which are adjacently arranged on said surface in such a way that they form intermediate spaces (104) thereinbetween, a first layer (105) consisting of a first insulation material which is arranged over each conductor track (103), and a second layer (106) covering the intermediate spaces (104), consisting of a second insulation material which is deposited only on the first insulation material.

    Abstract translation: 在集成电路中的空腔结构（100）包括具有基片表面（102）在其上的并置的导电迹线（103）与中间空间（104）布置成一个各导体轨道（103）的第一层上的基板（101）（ 覆盖105）的第一绝缘材料制成，并且由能够仅在所述第一绝缘材料上沉积第二绝缘材料的间隙（104）的第二层（106）。

    Segmentierter Randschutzschirm zum Plasmavereinzeln eines Wafers, Verfahren zum Plasmavereinzeln eines Wafers und vereinzelter Wafer
    7.
    发明专利
    Segmentierter Randschutzschirm zum Plasmavereinzeln eines Wafers, Verfahren zum Plasmavereinzeln eines Wafers und vereinzelter Wafer 未知

    公开(公告)号：DE102016107833B4

    公开(公告)日：2018-06-14

    申请号：DE102016107833

    申请日：2016-04-27

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  EHRENTRAUT GEORG ,  ROESNER MICHAEL

    IPC: H01L21/3065 ,  H01J37/31 ,  H01L21/301 ,  H01L21/78

    Abstract: Segmentierter Randschutzschirm (600) zum Plasmavereinzeln eines Wafers, umfassend:eine äußere Struktur (102), die einen innenliegenden ringförmigen Rand (106) definiert, der ausgebildet ist, um dem Umfangsrand des Wafers zu entsprechen; undeine Mehrzahl von Plasmaschirmrandsegmenten (104), wobei jedes einzelne aus der Mehrzahl von Plasmaschirmrandsegmenten (104) durch einen inneren Rand (110), der innenliegend und konzentrisch zu dem ringförmigen Rand (106) ist, und Seitenränder (112), die sich zwischen dem inneren Rand (110) und dem ringförmigen Rand (106) erstrecken, definiert ist,wobei die äußere Struktur (102) aus mehreren individuellen Plasmaschirmelementen (602) besteht, die ausgebildet sind, um Plasma in zu dem ringförmigen Rand (106) außenliegenden Bereichen abzuschirmen, wobei die außenliegenden Bereiche dort an den ringförmigen Rand (106) anschließen, wo die Seitenränder (112) von Benachbarten der Mehrzahl von Plasmaschirmrandsegmenten (104) den ringförmigen Rand (106) schneiden.

    PLASMA-ZERTEILEN VON SILIZIUMCARBID
    8.
    发明专利
    PLASMA-ZERTEILEN VON SILIZIUMCARBID 未知

    公开(公告)号：DE102017112644A1

    公开(公告)日：2017-12-14

    申请号：DE102017112644

    申请日：2017-06-08

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RÖSNER MICHAEL ,  ENGELHARDT MANFRED ,  STRANZL GUDRUN

    IPC: H01L21/301 ,  H01L21/3065

    Abstract: Ein Verfahren zum Ausbilden einer Halbleitervorrichtung umfasst ein Ausbilden eines aktiven Gebiets in einer ersten Seite eines Siliziumcarbidsubstrats, wobei das Siliziumcarbidsubstrat eine zweite, der ersten Seite gegenüberliegende Seite aufweist, und ein Ausbilden eines Kontaktpads an der ersten Seite. Das Kontaktpad ist mit dem aktiven Gebiet gekoppelt. Ferner umfasst das Verfahren ein Ausbilden einer Ätzstoppschicht über dem Kontaktpad und ein Plasma-Zerteilen des Siliziumcarbidsubstrats von der zweiten Seite aus. Das Plasma-Zerteilen ätzt durch das Siliziumcarbidsubstrat und stoppt auf der Ätzstoppschicht. Das zerteilte Siliziumcarbidsubstrat wird durch die Ätzstoppschicht zusammengehalten. Das zerteilte Siliziumcarbidsubstrat wird auf einem Träger angebracht. Das zerteilte Siliziumcarbidsubstrat wird durch Spalten der Ätzstoppschicht in Siliziumcarbid-Dies getrennt.

    Segmentierter Randschutzschirm
    9.
    发明专利
    Segmentierter Randschutzschirm 未知

    公开(公告)号：DE102016107833A1

    公开(公告)日：2016-11-24

    申请号：DE102016107833

    申请日：2016-04-27

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  EHRENTRAUT GEORG ,  ROESNER MICHAEL

    IPC: H01L21/3065 ,  H01J37/31 ,  H01L21/301 ,  H01L21/78

    Abstract: Ein segmentierter Randschutzschirm zum Plasmavereinzeln eines Wafers. Der segmentierte Randschutzschirm umfasst eine äußere Struktur und eine Mehrzahl von Plasmaschirmrandsegmenten. Die äußere Struktur definiert einen innenliegenden ringförmigen Rand, der ausgebildet ist, um dem Umfangsrand des Wafers zu entsprechen. Jedes einzelne aus der Mehrzahl von Plasmaschirmrandsegmenten ist durch einen inneren Rand und Seitenränder definiert. Der innere Rand ist innenliegend und konzentrisch zu dem ringförmigen Rand der äußeren Struktur. Die Seitenränder erstrecken sich zwischen dem inneren Rand und dem ringförmigen Rand.

    HALBLEITERSUBSTRAT UND VERFAHREN ZU DESSEN HERSTELLUNG
    10.
    发明专利
    HALBLEITERSUBSTRAT UND VERFAHREN ZU DESSEN HERSTELLUNG 未知

    公开(公告)号：DE102016107301A1

    公开(公告)日：2016-11-03

    申请号：DE102016107301

    申请日：2016-04-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

    IPC: H01L23/544 ,  B81B7/02 ,  B81C1/00 ,  H01L21/301 ,  H01L21/3065

    Abstract: Die Beschreibung offenbart ein Verfahren zur Verwendung bei der Herstellung von Halbleitergerät-Chips. Das Verfahren umfasst das Bereitstellen eines Wafers mit einer Vielzahl von Halbleitergeräten, die jeweils in einem separaten Aktivbereich vorgesehen sind, und für jeden Aktivbereich, außerhalb des Aktivbereichs, das Bereitstellen eines Codemusters, das dem Halbleitergerät zugeordnet ist. Ein computerlesbares Medium ist ebenfalls offenbart. Ferner ist auch eine Herstellungsvorrichtung offenbart, die derart konfiguriert ist, dass sie einen Wafer in Empfang nimmt und Material von dem Wafer entfernt, um so eine Trennlinie am Wafer zu bilden, welche als Graben zur Verwendung beim Zerteilen des Wafers zu Dies verwendet wird. Die Beschreibung offenbart auch einen Wafer, ein Die-Substrat eines Halbleitergerät-Chips, das von einem Ursprungswafer stammt und ein Halbleitergerät enthält, sowie einen Halbleitergerät-Chip.

Patent Agency Ranking