公开(公告)号：DE102018128748A8

公开(公告)日：2020-07-16

申请号：DE102018128748

申请日：2018-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  MISCHITZ MARTIN ,  THION FABIEN ,  OTTO FREDERIK ,  CRAES FABIAN ,  EICHINGER BARBARA

IPC: H01L21/58 ,  H01L21/301 ,  H01L21/60 ,  H01L23/48

公开(公告)号：DE102018114070A1

公开(公告)日：2019-01-24

申请号：DE102018114070

申请日：2018-06-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  HUBER HARALD ,  KNABL MICHAEL ,  SGIAROVELLO CLAUDIA ,  TRAVAN CATERINA ,  WOOD ANDREW CHRISTOPHER GRAEME

IPC: H01L21/56 ,  H01L21/66 ,  H01L23/31 ,  H01L23/544

Abstract: Gemäß einer Ausführungsform eines Verfahrens zur Herstellung mehrerer Halbleiterbauelemente auf einem Wafer umfasst das Verfahren Bilden einer Strukturschicht (220), die mehrere gleiche Halbleiterbauelementstrukturen (221, 222) umfasst (S120), und Bereitstellen einer Schutzschicht (230) auf der Strukturschicht (220) (S150). Die Schutzschicht (230) auf einer ersten (221) der mehreren Halbleiterbauelementstrukturen (221, 222) unterscheidet sich von der Schutzschicht (230) auf einer zweiten (222) der mehreren Halbleiterbauelementstrukturen (221, 222) .

公开(公告)号：DE102015119413A1

公开(公告)日：2016-05-19

申请号：DE102015119413

申请日：2015-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICI MARKUS ,  HIRSCHLER JOACHIM ,  MISCHITZ MARTIN ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/283

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) zum Bearbeiten eines Halbleitersubstrats Folgendes enthalten: Bedecken von mehreren Chipbereichen des Halbleitersubstrats mit einem Metall (110); Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (120); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt (130).

公开(公告)号：DE102015112804B4

公开(公告)日：2019-05-16

申请号：DE102015112804

申请日：2015-08-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MISCHITZ MARTIN ,  PINCZOLITS MICHAEL ,  ROESNER MICHAEL ,  SCHNEEGANS MANFRED

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/304 ,  H01L21/58 ,  H01L21/67 ,  H01L21/784 ,  H01L23/485

Abstract: Verfahren zur Bildung eines Source-Down-Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Bilden von Bauelementregionen (15) in einem Halbleitersubstrat (10), umfassend eine erste Seite und eine zweite Seite, wobei die Bauelementregionen (15) angrenzend an die erste Seite gebildet werden;Montieren der ersten Seite des Halbleitersubstrats (10) auf einem Träger (66, 80); undSingulieren des Halbleitersubstrats (10) und des Trägers (66, 80) zur Bildung von mehreren Halbleiterdies;wobei das Montieren des Halbleitersubstrats (10) auf dem Träger (66, 80) Folgendes aufweist:Auftragen einer Paste über der ersten Seite;Verfestigen der Paste zur Bildung eines isolierenden Substrats, umfassend eine nicht-planare Oberfläche (82); undEinebnen des isolierenden Substrats zur Bildung einer planaren Oberfläche (83).

公开(公告)号：DE102016122974A1

公开(公告)日：2017-06-01

申请号：DE102016122974

申请日：2016-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  BERNSTEINER FLORIAN ,  HEINRICI MARKUS

IPC: H01L21/302 ,  H01L21/308 ,  H01L21/31 ,  H01L21/32 ,  H01L51/56

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (2100) zum Verarbeiten eines Substrats enthalten: Aufbringen eines viskosen Materials auf einem Substrat, das zumindest ein Topographiemerkmal enthält, das sich in das Substrat erstreckt, um eine Schutzschicht über dem Substrat zu bilden (2102); Einstellen einer Viskosität des viskosen Materials während einer Kontaktierungsperiode des viskosen Materials und des Substrats, um eine Raumverteilung des viskosen Materials wie aufgebracht zu stabilisieren (2104); Bearbeiten des Substrats unter Verwendung der Schutzschicht als Maske (2106); und Entfernen der Schutzschicht nach Bearbeitung des Substrats (2108).

公开(公告)号：DE102016122973A1

公开(公告)日：2017-06-01

申请号：DE102016122973

申请日：2016-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  EICHINGER BARBARA ,  HEINRICI MARKUS ,  KRIVEC STEFAN ,  SCHNEEGANS MANFRED

IPC: H01L21/285 ,  H01L21/302 ,  H01L23/482 ,  H01L29/73

Abstract: Ein Verfahren (100) zur Herstellung einer elektronischen Vorrichtung kann aufweisen: Bilden von mindestens einer elektronischen Komponente in einem Substrat (102); Bilden einer Kontaktstelle in elektrischem Kontakt mit der mindestens einen elektronischen Komponente (104); wobei das Bilden der Kontaktstelle aufweist (106): Bilden einer ersten Schicht über dem Substrat; Planarisieren der ersten Schicht, um eine planarisierte Fläche der ersten Schicht zu bilden; und Bilden einer zweiten Schicht über der planarisierten Fläche, wobei die zweite Schicht eine niedrigere Porosität als die erste Schicht aufweist.

公开(公告)号：DE102011003998B4

公开(公告)日：2019-07-25

申请号：DE102011003998

申请日：2011-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AUSSERLECHNER UDO ,  MISCHITZ MARTIN ,  MOTZ MARIO

IPC: G01R15/20 ,  G01R19/00 ,  G01R33/02 ,  H01L27/24 ,  H01L43/04

Abstract: Integrierte Schaltung, die folgende Merkmale aufweist:einen Halbleiterchip (122), der einen ersten Magnetfeldsensor (124) aufweist;eine Isoliermaterialschicht (128), die über dem ersten Magnetfeldsensor (124) auf dem Halbleiterchip (122) aufgebracht ist; undeine gesinterte Metallschicht (130), die über der Isoliermaterialschicht (128) auf dem Halbleiterchip (122) gebildet ist,wobei der erste Magnetfeldsensor (124) konfiguriert ist, um ein Magnetfeld zu erfassen, dass durch einen Strom erzeugt wird, der durch die gesinterte Metallschicht (130) fließt.

公开(公告)号：DE102017103310A1

公开(公告)日：2017-08-24

申请号：DE102017103310

申请日：2017-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  SGIAROVELLO CLAUDIA ,  WOOD ANDREW

IPC: H01L21/82 ,  H01L21/66 ,  H01L21/768 ,  H01L23/525 ,  H01L27/118

Abstract: Verfahren zum Herstellen eines Wafers. Das Verfahren umfasst eine Bereitstellen eines Wafers, der eine Vielzahl von Halbleitervorrichtungsstrukturen aufweist, und ein Prüfen mindestens einer aus der Vielzahl von Halbleitervorrichtungsstrukturen. Auf der Grundlage eines Prüfergebnisses wird auf einem ausgewählten Abschnitt des Wafers eine Substanz bereitgestellt, die ein Schaltkreiselement in mindestens einer aus der Vielzahl von Halbleitervorrichtungsstrukturen selektiv konfiguriert.

公开(公告)号：DE102016101564A1

公开(公告)日：2016-08-04

申请号：DE102016101564

申请日：2016-01-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MISCHITZ MARTIN ,  HEINRICI MARKUS ,  SCHWAB STEFAN

IPC: H01L23/482 ,  H01L21/283 ,  H01L21/60 ,  H01L23/50

Abstract: Eine Vorrichtung weist ein Basiselement und eine Metallisierungsschicht über dem Basiselement auf. Die Metallisierungsschicht weist Poren auf sowie einen variierenden Porositätsgrad, wobei der Porositätsgrad in einem zum Basiselement benachbarten Bereich größer ist als in einem vom Basiselement entfernten Bereich.

公开(公告)号：DE102015119413A8

公开(公告)日：2016-07-21

申请号：DE102015119413

申请日：2015-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICI MARKUS ,  HIRSCHLER JOACHIM ,  MISCHITZ MARTIN ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/283