公开(公告)号：DE102015112804B4

公开(公告)日：2019-05-16

申请号：DE102015112804

申请日：2015-08-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MISCHITZ MARTIN ,  PINCZOLITS MICHAEL ,  ROESNER MICHAEL ,  SCHNEEGANS MANFRED

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/304 ,  H01L21/58 ,  H01L21/67 ,  H01L21/784 ,  H01L23/485

Abstract: Verfahren zur Bildung eines Source-Down-Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Bilden von Bauelementregionen (15) in einem Halbleitersubstrat (10), umfassend eine erste Seite und eine zweite Seite, wobei die Bauelementregionen (15) angrenzend an die erste Seite gebildet werden;Montieren der ersten Seite des Halbleitersubstrats (10) auf einem Träger (66, 80); undSingulieren des Halbleitersubstrats (10) und des Trägers (66, 80) zur Bildung von mehreren Halbleiterdies;wobei das Montieren des Halbleitersubstrats (10) auf dem Träger (66, 80) Folgendes aufweist:Auftragen einer Paste über der ersten Seite;Verfestigen der Paste zur Bildung eines isolierenden Substrats, umfassend eine nicht-planare Oberfläche (82); undEinebnen des isolierenden Substrats zur Bildung einer planaren Oberfläche (83).

公开(公告)号：DE102016117562A1

公开(公告)日：2017-03-23

申请号：DE102016117562

申请日：2016-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN ,  SPORN MARTIN ,  SCHMIDT TOBIAS

IPC: H01L21/58 ,  H01L21/302 ,  H01L21/60 ,  H01L23/488 ,  H01L29/06

Abstract: Ein Halbleiterchip enthält einen Körper mit einer Vorderseite, einer Rückseite gegenüber der Vorderseite, und Seitenwänden, die sich zwischen der Rückseite und Vorderseite erstrecken, wobei mindestens ein Abschnitt jeder Seitenwand eine definierte Oberflächenstruktur mit hydrophoben Charakteristika besitzt, um eine Bewegung eines Bondmaterials entlang den Seitenwänden während des Anbringens des Halbleiterchips an einem Träger mit dem Bondmaterial zu blockieren.

公开(公告)号：DE102015112804A1

公开(公告)日：2016-02-04

申请号：DE102015112804

申请日：2015-08-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MISCHITZ MARTIN ,  PINCZOLITS MICHAEL ,  ROESNER MICHAEL ,  SCHNEEGANS MANFRED

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/304 ,  H01L21/58 ,  H01L21/67 ,  H01L21/784 ,  H01L23/485 ,  H01L29/40

Abstract: Ein Verfahren zur Bildung eines Halbleiterbauelements schließt das Bilden von Bauelementregionen in einem Halbleitersubstrat mit einer ersten Seite und einer zweiten Seite ein. Die Bauelementregionen werden angrenzend an die erste Seite gebildet. Das Verfahren schließt ferner das Bilden einer Keimschicht über der ersten Seite des Halbleitersubstrats und das Bilden einer strukturierten Resistschicht über der Keimschicht ein. Ein Kontaktpad ist über der Keimschicht innerhalb der strukturierten Resistschicht gebildet. Das Verfahren schließt ferner das Entfernen der strukturierten Resistschicht nach dem Bilden des Kontaktpads, um einen Teil der Keimschicht, die unter der strukturierten Resistschicht liegt, freizulegen, und das Bilden einer Schutzschicht über dem freigelegten Teil der Keimschicht ein.

公开(公告)号：DE102018122979A1

公开(公告)日：2019-12-19

申请号：DE102018122979

申请日：2018-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRSCHLER JOACHIM ,  EHRENTRAUT GEORG ,  ERBERT CHRISTOFFER ,  GOESCHL KLAUS ,  HEINRICI MARKUS ,  HUTZLER MICHAEL ,  KOELL WOLFGANG ,  KRIVEC STEFAN ,  NEUMANN INGMAR ,  PLAPPERT MATHIAS ,  ROESNER MICHAEL ,  STORBECK OLAF

IPC: H01L21/316 ,  H01L21/283 ,  H01L21/336 ,  H01L21/84 ,  H01L29/78

Abstract: Bei einem Aspekt ist ein Verfahren zum Bilden einer Silicium-Isolator-Schicht bereitgestellt. Das Verfahren beinhaltet ein Anordnen einer Siliciumstruktur in einer Plasmaätzprozesskammer und beinhaltet Anwenden eines Plasmas auf die Siliciumstruktur in der Plasmaätzprozesskammer bei einer Temperatur der Siliciumstruktur gleich oder unterhalb von 100 °C. Das Plasma beinhaltet eine Komponente und ein Halogenderivat, wodurch die Silicium-Isolator-Schicht gebildet wird. Die Silicium-Isolator-Schicht beinhaltet Silicium und die Komponente. Bei einem anderen Aspekt ist eine Halbleitervorrichtung mit einer Silicium-Isolator-Schicht bereitgestellt, die durch das Verfahren gebildet ist.

公开(公告)号：DE102015119413A1

公开(公告)日：2016-05-19

申请号：DE102015119413

申请日：2015-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICI MARKUS ,  HIRSCHLER JOACHIM ,  MISCHITZ MARTIN ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/283

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) zum Bearbeiten eines Halbleitersubstrats Folgendes enthalten: Bedecken von mehreren Chipbereichen des Halbleitersubstrats mit einem Metall (110); Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (120); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt (130).

公开(公告)号：DE102018204376A1

公开(公告)日：2019-09-26

申请号：DE102018204376

申请日：2018-03-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROESNER MICHAEL ,  STRANZL GUDRUN ,  MENATH MARKUS

IPC: H01L23/488 ,  H01L21/60 ,  H01L29/161

Abstract: Eine Halbleitervorrichtung umfasst eine Siliziumcarbidschicht, eine auf der Siliziumcarbidschicht angeordnete Metallcarbidschicht und eine direkt auf der Metallcarbidschicht angeordnete Lotschicht.

公开(公告)号：DE102016111325B4

公开(公告)日：2018-07-26

申请号：DE102016111325

申请日：2016-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ORTNER JOERG ,  ROESNER MICHAEL ,  ROTHMALER RUDOLF ,  STRANZL GUDRUN

IPC: H01L21/3065 ,  H01L21/301 ,  H01L21/308 ,  H01L21/78 ,  H01L23/544

Abstract: Verfahren (1000) zum Vereinzeln eines Wafers, umfassend:Bereitstellen (1200) eines Wafers (102); undÄtzen (1400) des Wafers (102), um Chips (128) zwischen Sägerahmenliniensegmenten (202, 204), die innerhalb einer inneren Region (210) des Wafers definiert sind, zu vereinzeln, und um eine Mehrzahl von Waferrandbereichen (130) zwischen den Sägerahmenliniensegmenten (202, 204) und einem Umfangsrand (112) des Wafers (102) zu vereinzeln, wobei jeder einzelne der Mehrzahl von Waferrandbereichen (130) durch Sägerahmenlinien (220) vereinzelt wird, die sich jeweils zwischen einem von zwei Endpunkten (216, 218) von einem der Sägerahmenliniensegmente (202, 204) und dem Umfangsrand (112) des Wafers (102) erstrecken,wobei die Sägerahmenliniensegmente N parallele Sägerahmenliniensegmente (202, 204) umfassen, wobei N eine Ganzzahl ist, die gleich oder größer als 3 ist, wobei ein oder mehrere der Mehrzahl von Waferrandbereichen (130) durch die Sägerahmenlinien (220) vereinzelt werden, die sich jeweils zwischen dem einen von den zwei Endpunkten (216, 218) jedes M. Sägerahmenliniensegments und dem Umfangsrand (112) des Wafers (102) erstrecken, und wobei M eine Ganzzahl ist, die gleich oder größer als 2 und gleich oder kleiner als N ist.

公开(公告)号：DE102016107833B4

公开(公告)日：2018-06-14

申请号：DE102016107833

申请日：2016-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  EHRENTRAUT GEORG ,  ROESNER MICHAEL

IPC: H01L21/3065 ,  H01J37/31 ,  H01L21/301 ,  H01L21/78

Abstract: Segmentierter Randschutzschirm (600) zum Plasmavereinzeln eines Wafers, umfassend:eine äußere Struktur (102), die einen innenliegenden ringförmigen Rand (106) definiert, der ausgebildet ist, um dem Umfangsrand des Wafers zu entsprechen; undeine Mehrzahl von Plasmaschirmrandsegmenten (104), wobei jedes einzelne aus der Mehrzahl von Plasmaschirmrandsegmenten (104) durch einen inneren Rand (110), der innenliegend und konzentrisch zu dem ringförmigen Rand (106) ist, und Seitenränder (112), die sich zwischen dem inneren Rand (110) und dem ringförmigen Rand (106) erstrecken, definiert ist,wobei die äußere Struktur (102) aus mehreren individuellen Plasmaschirmelementen (602) besteht, die ausgebildet sind, um Plasma in zu dem ringförmigen Rand (106) außenliegenden Bereichen abzuschirmen, wobei die außenliegenden Bereiche dort an den ringförmigen Rand (106) anschließen, wo die Seitenränder (112) von Benachbarten der Mehrzahl von Plasmaschirmrandsegmenten (104) den ringförmigen Rand (106) schneiden.

公开(公告)号：DE102016107833A1

公开(公告)日：2016-11-24

申请号：DE102016107833

申请日：2016-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  EHRENTRAUT GEORG ,  ROESNER MICHAEL

IPC: H01L21/3065 ,  H01J37/31 ,  H01L21/301 ,  H01L21/78

Abstract: Ein segmentierter Randschutzschirm zum Plasmavereinzeln eines Wafers. Der segmentierte Randschutzschirm umfasst eine äußere Struktur und eine Mehrzahl von Plasmaschirmrandsegmenten. Die äußere Struktur definiert einen innenliegenden ringförmigen Rand, der ausgebildet ist, um dem Umfangsrand des Wafers zu entsprechen. Jedes einzelne aus der Mehrzahl von Plasmaschirmrandsegmenten ist durch einen inneren Rand und Seitenränder definiert. Der innere Rand ist innenliegend und konzentrisch zu dem ringförmigen Rand der äußeren Struktur. Die Seitenränder erstrecken sich zwischen dem inneren Rand und dem ringförmigen Rand.

公开(公告)号：DE102016107301A1

公开(公告)日：2016-11-03

申请号：DE102016107301

申请日：2016-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L23/544 ,  B81B7/02 ,  B81C1/00 ,  H01L21/301 ,  H01L21/3065

Abstract: Die Beschreibung offenbart ein Verfahren zur Verwendung bei der Herstellung von Halbleitergerät-Chips. Das Verfahren umfasst das Bereitstellen eines Wafers mit einer Vielzahl von Halbleitergeräten, die jeweils in einem separaten Aktivbereich vorgesehen sind, und für jeden Aktivbereich, außerhalb des Aktivbereichs, das Bereitstellen eines Codemusters, das dem Halbleitergerät zugeordnet ist. Ein computerlesbares Medium ist ebenfalls offenbart. Ferner ist auch eine Herstellungsvorrichtung offenbart, die derart konfiguriert ist, dass sie einen Wafer in Empfang nimmt und Material von dem Wafer entfernt, um so eine Trennlinie am Wafer zu bilden, welche als Graben zur Verwendung beim Zerteilen des Wafers zu Dies verwendet wird. Die Beschreibung offenbart auch einen Wafer, ein Die-Substrat eines Halbleitergerät-Chips, das von einem Ursprungswafer stammt und ein Halbleitergerät enthält, sowie einen Halbleitergerät-Chip.