公开(公告)号：DE102016117562A1

公开(公告)日：2017-03-23

申请号：DE102016117562

申请日：2016-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN ,  SPORN MARTIN ,  SCHMIDT TOBIAS

IPC: H01L21/58 ,  H01L21/302 ,  H01L21/60 ,  H01L23/488 ,  H01L29/06

Abstract: Ein Halbleiterchip enthält einen Körper mit einer Vorderseite, einer Rückseite gegenüber der Vorderseite, und Seitenwänden, die sich zwischen der Rückseite und Vorderseite erstrecken, wobei mindestens ein Abschnitt jeder Seitenwand eine definierte Oberflächenstruktur mit hydrophoben Charakteristika besitzt, um eine Bewegung eines Bondmaterials entlang den Seitenwänden während des Anbringens des Halbleiterchips an einem Träger mit dem Bondmaterial zu blockieren.

公开(公告)号：DE102013104048A1

公开(公告)日：2013-10-24

申请号：DE102013104048

申请日：2013-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DENIFL GUENTER ,  KAHN MARKUS ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/301 ,  H01L21/768 ,  H01L21/78

Abstract: Bei einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden von Öffnungen (60) in einem Substrat (10). Das Verfahren beinhaltet das Ausbilden eines Dummyfüllmaterials (70) innerhalb der Öffnungen (60) und das Dünnen des Substrats (10), um das Dummyfüllmaterial (70) freizulegen. Das Dummyfüllmaterial (70) wird entfernt.

公开(公告)号：DE102012206531A1

公开(公告)日：2013-10-17

申请号：DE102012206531

申请日：2012-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHREIBER KAI-ALEXANDER ,  BEHRENDT ANDREAS ,  SGOURIDIS SOKRATIS ,  WINKLER BERNHARD ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/265

Abstract: Ein Verfahren zum Erzeugen zumindest einer Kavität innerhalb eines Halbleitersubstrats umfasst ein Trockenätzen des Halbleitersubstrats von einer Oberfläche des Halbleitersubstrats aus an zumindest einem beabsichtigten Kavitätsort um zumindest eine vorläufige Kavität zu erhalten. Das Verfahren umfasst auch ein Abscheiden eines Schutzmaterials hinsichtlich eines nachfolgenden Nassätzprozesses an der Oberfläche des Halbleitersubstrats und an Kavitätsoberflächen der zumindest einen vorläufigen Kavität. Weiterhin umfasst das Verfahren ein Entfernen des Schutzmaterials zumindest an einem Abschnitt eines Bodens der zumindest einen vorläufigen Kavität um das Halbleitersubstrat freizulegen. Es folgt ein elektrochemisches Ätzen des Halbleitersubstrats an dem freigelegten Abschnitt des Bodens der zumindest einen vorläufigen Kavität. Ein Verfahren zum Herstellen eines mikromechanischen Sensorsystem, bei dem diese Art der Kavitätenbildung eingesetzt wird, ist ebenfalls offenbart. Ferner ist ein entsprechendes mikroelektromechanisches System (MEMS) offenbart.

公开(公告)号：DE102014104171B4

公开(公告)日：2018-02-08

申请号：DE102014104171

申请日：2014-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B1/00 ,  B81B7/02 ,  H01L21/306

Abstract: Verfahren zum Ätzen eines Hohlraums, umfassend: Bereitstellen einer Ätzstoppschicht (13) an einem späteren Boden des Hohlraums in einem ersten Material (6); Durchführen eines zeitgemultiplexten Ätzprozesses, wobei der zeitgemultiplexte Ätzprozess umfasst: Durchführen eines Ätzschritts, der das Ätzen einer Oberfläche des ersten Materials (6) umfasst; Durchführen eines Abscheidungsschritts, der das Abscheiden eines zweiten Materials (17) über der Oberfläche des ersten Materials (6) umfasst; und abwechselndes Wiederholen des Ätzschritts und des Abscheidungsschritts, wobei ein letzter Ätzschritt des zeitgemultiplexten Ätzprozesses eine erste Zeitdauer aufweist und die Ätzstoppschicht (13) nicht exponiert; und nach dem Durchführen des zeitgemultiplexten Ätzprozesses, Durchführen eines Ätzschritts mit einer zweiten Zeitdauer, wobei die zweite Zeitdauer größer ist als die erste Zeitdauer, und wobei der Ätzschritt mit der zweiten Zeitdauer die Ätzstoppschicht (13) exponiert, und wobei den Hohlraum begrenzende Seitenwände in einem peripheren Gebiet (9), das an den Boden angrenzt, gegenüber einer durch den letzten Ätzschritt des zeitgemultiplexten Ätzprozess hervorgerufenen Welligkeit (u) der Seitenwände um einen Abstand (d) monoton zurücktreten, der größer ist als die Welligkeit (u).

公开(公告)号：DE102015200629A1

公开(公告)日：2015-08-27

申请号：DE102015200629

申请日：2015-01-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  RÖSNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/301 ,  B81C1/00 ,  H01L21/58

Abstract: Ein Verfahren zur Strukturierung eines Substrats und ein strukturiertes Substrat werden geoffenbart. In einer Ausführungsform umfasst ein Verfahren: Vorsehen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist; Vornehmen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Halbleiterchips entspricht, die aus dem Substrat zu erhalten sind; und Plasmaätzen des Substrats an der Mehrzahl von Stellen, bis die Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Halbleiterchips erzeugt werden, und gleichzeitiges Trennen der einzelnen Halbleiterchips entlang der Einschnittgebiete

公开(公告)号：DE102014104171A1

公开(公告)日：2014-10-02

申请号：DE102014104171

申请日：2014-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B1/00 ,  B81B7/02 ,  H01L21/306

Abstract: Ein Verfahren beinhaltet einen Schritt des Durchführens eines zeitgemultiplexten Ätzprozesses, wobei der letzte Ätzschritt des zeitgemultiplexten Ätzprozesses eine erste Zeitdauer aufweist. Nach dem Durchführen des zeitgemultiplexten Ätzprozesses wird ein Ätzschritt mit einer zweiten Zeitdauer durchgeführt, wobei die zweite Zeitdauer größer ist als die erste Zeitdauer.

公开(公告)号：DE102013105736B4

公开(公告)日：2018-09-20

申请号：DE102013105736

申请日：2013-06-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  MAYER KARL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/78 ,  H01L21/283 ,  H01L21/3065 ,  H01L21/308 ,  H01L23/48

Abstract: Verfahren zur Bearbeitung eines Wafers, wobei das Verfahren Folgendes aufweist:• Bereitstellen eines Wafers mit einer Mehrzahl von Chipbereichen und einer Mehrzahl von Kerbbereichen;• Bilden eines Metallisierungsbereichs in der Mehrzahl von Chipbereichen;• Aufbringen einer Gaszusammensetzung auf den Wafer, wobei die Gaszusammensetzung die Mehrzahl von Kerbbereichen wegätzt, und• wobei die Gaszusammensetzung mit dem Metallisierungsbereich unter Bildung einer Passivierungsschicht reagiert.

公开(公告)号：DE102015119413A1

公开(公告)日：2016-05-19

申请号：DE102015119413

申请日：2015-11-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICI MARKUS ,  HIRSCHLER JOACHIM ,  MISCHITZ MARTIN ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

IPC: H01L21/283

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren (100) zum Bearbeiten eines Halbleitersubstrats Folgendes enthalten: Bedecken von mehreren Chipbereichen des Halbleitersubstrats mit einem Metall (110); Bilden von mehreren Chips aus dem Halbleitersubstrat, wobei jeder Chip aus den mehreren Chips mit dem Metall bedeckt ist (120); und nachfolgend Tempern des Metalls, das wenigstens einen Chip aus den mehreren Chips bedeckt (130).

公开(公告)号：DE102012206531B4

公开(公告)日：2015-09-10

申请号：DE102012206531

申请日：2012-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHREIBER KAI-ALEXANDER ,  BEHRENDT ANDREAS ,  SGOURIDIS SOKRATIS ,  WINKLER BERNHARD ,  ZGAGA MARTIN

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/265

Abstract: Verfahren zum Herstellen eines mikroelektromechanischen Systems mit folgenden Merkmalen: Bereitstellen eines dotierten Halbleitersubstrats mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüber liegenden zweiten Oberfläche; Durchführen eines Lithographieprozesses und einer anschließenden Implantation zur Herstellung eines umdotierten Bereichs innerhalb des dotierten Halbleitersubstrats, wobei ein pn-Übergang bei einer Tiefe innerhalb des Halbleitersubstrats gebildet wird, wobei die Tiefe des pn-Übergangs eine gewünschte Tiefe eines Bodens zumindest einer zu bildenden Kavität bestimmt; Durchführen eines Strukturierungsprozesses zur Herstellung von mikroelektromechanischen Strukturen in dem Halbleitersubstrat und an der zweiten Oberfläche, wobei zumindest ein Teil der vorgesehenen mikroelektromechanischen Strukturen sich in den umdotierten Bereich erstreckt; Trockenätzen des Halbleitersubstrats von der ersten Oberfläche des Halbleitersubstrats aus an zumindest einem beabsichtigten Kavitätsort, um zumindest eine vorläufige Kavität zu erhalten, wobei das Trockenätzen gestoppt wird, bevor die gewünschte Tiefe der Kavität erreicht wird; Abscheiden eines Schutzmaterials hinsichtlich eines nachfolgenden elektrochemischen Ätzprozesses an der ersten Oberfläche des Halbleitersubstrats und an Kavitätsoberflächen der zumindest einen vorläufigen Kavität; Entfernen des Schutzmaterials zumindest an einem Abschnitt eines Bodens der zumindest einen vorläufigen Kavität um das Halbleitersubstrat freizulegen; und elektrochemisches Ätzen des Halbleitersubstrats an dem freigelegten Abschnitt des Bodens der zumindest einen vorläufigen Kavität bis zu dem pn-Übergang, so dass dieser als elektrochemischer Ätzstopp den Boden der zumindest einen Kavität bildet, so dass die zumindest eine Kavität an den Teil der mikroelektromechanischen Strukturen angrenzt, der sich in den umdotierten Bereich erstreckt.

公开(公告)号：DE102014117236A1

公开(公告)日：2015-05-28

申请号：DE102014117236

申请日：2014-11-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BOCHE BERNHARD ,  ENGELHARDT MANFRED ,  GOLLER BERNHARD ,  LEUSCHNER RAINER ,  MAYER KARL ,  NOEHAMMER BERND ,  RÖSNER MICHAEL ,  STRANZL GUDRUN ,  VOERCKEL MONIKA CORNELIA ,  WENDT HERMANN ,  ZGAGA MARTIN

IPC: H01L21/301 ,  H01L21/78

Abstract: Verfahren zum Verarbeiten eines Halbleiterwerkstücks können enthalten: das Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; das Ausbilden eines oder mehrerer Gräben in dem Werkstück durch das Entfernen von Material aus dem einen oder aus den mehreren Trennfugengebieten von einer ersten Seite des Werkstücks aus; das Anbringen des Werkstücks mit der ersten Seite an einem Träger; das Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus; und das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks.