公开(公告)号：DE112015000530T5

公开(公告)日：2016-10-13

申请号：DE112015000530

申请日：2015-02-06

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  KRISHNAMURTHY HARISH K ,  SARASWAT RUCHIR

IPC: G05F1/56 ,  H02M1/00 ,  H02M3/157

Abstract: Beschrieben wird eine Einrichtung, die umfasst: eine erste Brücke, die mit einer ersten Last zu koppeln ist; eine erste Impulsbreitenmodulations(PWM)-Schaltung zum Treiben der ersten Brücke; eine zweite Brücke, die mit einer zweiten Last zu koppeln ist; und eine zweite PWM-Schaltung zum Treiben der zweiten Brücke, wobei die erste PWM-Schaltung von einem ersten digitale Wort gesteuert wird, das von einem zweiten digitalen Wort getrennt ist, wobei die zweite PWM-Schaltung von dem zweiten digitalen Wort gesteuert wird und wobei das zweite digitale Wort von dem ersten digitalen Wort abgeleitet ist.

公开(公告)号：DE102014111990A1

公开(公告)日：2015-03-19

申请号：DE102014111990

申请日：2014-08-21

Applicant: INTEL CORP

Inventor： SARASWAT RUCHIR ,  GRIES MATTHIAS ,  COWLEY NICHOLAS P

IPC: G11C7/00 ,  G06F11/34 ,  G06F12/02 ,  G11C11/407

Abstract: Ein Speicher-Controller, der für den selektiven Speicherzugriff auf Speicherbereiche eingesetzt werden kann, die unterschiedliche Merkmale aufweisen, gleicht unterschiedliche Speicherkapazitäten aus, die u. a. die Zugangsgeschwindigkeit, die Retentionsdauer und den Stromverbrauch variieren. Verschiedene Speicherbereiche haben verschiedene Merkmale, sind jedoch für Anwendungen als ein einziger durchgängiger, adressierbarer Speicherbereich verfügbar. Der Speicher-Controller wendet eine Betriebsart an, die operative Prioritäten für einen Rechner erkennt, z. B. Geschwindigkeit, Energieeinsparung oder Effizienz. Der Speicher-Controller erkennt einen Speicherbereich auf Grund einer erwarteten Nutzung der in dem Bereich gespeicherten Daten, z. B. eine Zugriffshäufigkeit, die auf den zukünftigen Datenabruf hinweist. Der Speicher-Controller wählt deshalb Speicherbereiche auf Grund der Betriebsart und der erwarteten Nutzung der in dem Bereich zu speichernden Daten gemäß einer Heuristik aus, die Speicherbereiche auf der Grundlage dieser Merkmale, die der erwarteten Datennutzung am ehesten entsprechen, begünstigt.

公开(公告)号：DE112012006242T5

公开(公告)日：2014-12-31

申请号：DE112012006242

申请日：2012-04-19

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  ALI ISAAC ,  BARBER WILLIAM L

IPC: H03F1/02 ,  H04L25/03

Abstract: Ein System zur Signalverstärkung mit aktivem Energiemanagement entsprechend einer Ausführungsform einen ersten Digital-Analog-Wandler (DAC) umfassend, wobei der DAC dazu konfiguriert ist, ein moduliertes Trägersignal bereitzustellen; eine an den ersten DAC gekoppelte Verstärkerschaltung, die dazu konfiguriert ist das modulierte Trägersignal zu verstärken; eine an die Verstärkerschaltung gekoppelte Leistungsendsstufenschaltung, die dazu konfiguriert ist, das verstärkte Signal einem Netzwerk bereitzustellen; einen zweiten DAC, der dazu konfiguriert ist, eine doppelt gleichgerichtete Hüllkurve des modulierten Trägersignals bereitzustellen; und einen Schaltregler mit einem Spannungssollwerteingang, der an den zweiten DAC gekoppelt ist, wobei der Schaltregler dazu konfiguriert ist für die Leistungsendsstufenschaltung eine Versorgungsspannung bereitzustellen und die Versorgungsspannung in Abhängigkeit zur Hüllkurve, die am Spannungssollwerteingang empfangen wird, moduliert wird.

公开(公告)号：DE112014000056T5

公开(公告)日：2014-12-11

申请号：DE112014000056

申请日：2014-01-10

Applicant: INTEL CORP

Inventor： ALI ISAAC ,  PINSON KEITH ,  COWLEY NICHOLAS P ,  SUETINOV VIATCHESLAV I

IPC: H03M1/12

Abstract: Eine Vorrichtung und ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation für Empfänger, umfassend während eines Abtastmodus die Verbindung eines Kondensator-Arrays mit einer Vielzahl von Abtastschaltern, die mit einer Vielzahl verstärkter Eingangssignale gekoppelt sind, und während eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays mit einem Komparator und Isolierung des Kondensator-Arrays von der Vielzahl von Abtastschaltern. Außerdem erfolgt eine Filterung durch Summierung der Abtastungen bei Phasen-Offsets.

公开(公告)号：EP3190965A4

公开(公告)日：2018-05-30

申请号：EP15840799

申请日：2015-08-06

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  GOLDMAN RICHARD J ,  SARASWAT RUCHIR

IPC: A61B5/103 ,  A43B3/00 ,  A43B7/14 ,  A43B17/00 ,  A61B5/00 ,  A61B5/107 ,  A61B5/11

CPC classification number: A61B5/6807 ,  A43B3/0005 ,  A43B17/00 ,  A61B5/1038 ,  A61B5/112 ,  A61B2560/0214 ,  A61B2562/0247 ,  A61B2562/028 ,  A61B2562/12 ,  A61B2562/164 ,  A61B2562/166 ,  A61B2562/187

Abstract: Embodiments of the present disclosure provide techniques and configurations for an orthotic device. In one instance, the device may include an orthotic device body and at least two sensors spatially disposed inside the orthotic device body. A first sensor may provide a first output responsive to pressure resulting from application of mechanical force to the orthotic device body. A second sensor may provide a second output responsive to flexing resulting from the application of mechanical force to the orthotic device body. The device may also include a control unit communicatively coupled with the sensors to receive and process the outputs provided by the sensors in response to pressure and flexing. Other embodiments may be described and/or claimed.

公开(公告)号：EP3198356A4

公开(公告)日：2018-05-16

申请号：EP15844733

申请日：2015-08-31

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  SARASWAT RUCHIR ,  GOLDMAN RICHARD J ,  BERNARD DAVID T ,  WALSH GORDON J ,  LANGAN MICHAEL

IPC: G05F1/56 ,  G11C5/14 ,  H02M3/156

CPC classification number: H02M3/156 ,  G05F1/56 ,  H02M1/36 ,  H02M2001/0032 ,  H02M2001/009 ,  H02M2003/1566

Abstract: In at least one embodiment there is provided a method for managing bulk capacitance of a power supply system. The method includes precharging first and second bulk capacitors of the power supply system to approximately a first output voltage level and a second output voltage level, respectively; receiving a first command signal to generate, by the power supply, the first output voltage level; coupling the first bulk capacitance to load circuitry coupled to the power supply; receiving a second command signal to generate, by the power supply, the second output voltage level; and coupling the second bulk capacitance to the load circuitry coupled to the power supply.

公开(公告)号：EP3197345A4

公开(公告)日：2018-06-13

申请号：EP15845086

申请日：2015-08-25

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  SARASWAT RUCHIR ,  GOLDMAN RICHARD J

IPC: A61B5/00 ,  A61B5/053 ,  G16H40/63 ,  H04B13/00 ,  H04L29/08 ,  H04W4/38 ,  H04W4/80

CPC classification number: A61B5/486 ,  A61B5/0002 ,  A61B5/0015 ,  A61B5/0022 ,  A61B5/0024 ,  A61B5/0028 ,  A61B5/0531 ,  A61B5/0533 ,  A61B5/72 ,  A61B5/7228 ,  A61B5/725 ,  A61B5/7405 ,  A61B5/742 ,  A61B5/7455 ,  A61B5/7475 ,  A61B2560/0475 ,  G06F19/00 ,  G16H40/63 ,  H04B13/005 ,  H04L67/12 ,  H04W4/38 ,  H04W4/80

Abstract: Technologies for the sensing of biofeedback signals of a user include a body area network (BAN) system comprising one or more biofeedback sensors and one or more BAN controllers. The biofeedback sensors are configured to sense BAN signals, which may include biofeedback signals and body-coupled communication (BCC) signals. To facilitate communication, the biofeedback sensors may demultiplex the sensed BAN signals into biofeedback signals and incoming BCC signals. Similarly, the biofeedback sensors may multiplex outgoing BCC signals with sensed biofeedback signals. The BAN controller may communicate in a similar manner. Additionally, the BAN controller may process incoming BCC signals and provide feedback to the user based on BCC signals received from the biofeedback sensors.

公开(公告)号：EP3195358A4

公开(公告)日：2018-04-25

申请号：EP14901871

申请日：2014-09-17

Applicant: INTEL CORP

Inventor： LEE KEVIN J ,  SARASWAT RUCHIR ,  ZILLMANN UWE ,  RAO VALLURI BOB ,  LUND-LARSEN TOR ,  COWLEY NICHOLAS P

IPC: H01L27/04 ,  B81B7/02 ,  H01L21/60

CPC classification number: H04R1/04 ,  B81B7/02 ,  B81B2201/0257 ,  B81B2207/096 ,  B81C1/00158 ,  B81C2201/0132 ,  B81C2203/0109 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/27002 ,  H01L2224/27618 ,  H01L2224/27848 ,  H01L2224/29011 ,  H01L2224/2919 ,  H01L2224/3201 ,  H01L2224/32058 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/83005 ,  H01L2224/83193 ,  H01L2224/83438 ,  H01L2224/8346 ,  H01L2224/83488 ,  H01L2224/8359 ,  H01L2224/83688 ,  H01L2224/83862 ,  H01L2224/92 ,  H01L2224/9222 ,  H01L2224/92225 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/161 ,  H01L2924/16151 ,  H01L2924/16152 ,  H01L2924/163 ,  H01L2924/166 ,  H04R1/406 ,  H04R19/005 ,  H04R19/04 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/01014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2224/27 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2221/68304

Abstract: Embodiments of the present disclosure describe a die with integrated microphone device using through-silicon vias (TSVs) and associated techniques and configurations. In one embodiment, an apparatus includes an apparatus comprising a semiconductor substrate having a first side and a second side disposed opposite to the first side, an interconnect layer formed on the first side of the semiconductor substrate, a through-silicon via (TSV) formed through the semiconductor substrate and configured to route electrical signals between the first side of the semiconductor substrate and the second side of the semiconductor substrate, and a microphone device formed on the second side of the semiconductor substrate and electrically coupled with the TSV. Other embodiments may be described and/or claimed.

公开(公告)号：EP3178162A4

公开(公告)日：2018-04-04

申请号：EP14899177

申请日：2014-08-07

Applicant: INTEL CORP

Inventor： GOLDMAN RICHARD J ,  LEE KEVIN J ,  SARASWAT RUCHIR ,  ZILLMANN UWE ,  COWLEY NICHOLAS P

IPC: H03H7/00 ,  G06F1/16 ,  H01F27/28 ,  H01L21/77 ,  H01L23/00 ,  H01L23/48 ,  H01L23/522 ,  H01L23/525 ,  H01L23/552 ,  H01L23/66 ,  H03H7/42 ,  H03H9/64 ,  H04B1/00

CPC classification number: H01L24/09 ,  G06F1/16 ,  H01F27/2804 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/525 ,  H01L23/645 ,  H01L23/66 ,  H01L24/17 ,  H01L2223/6616 ,  H01L2223/6661 ,  H01L2223/6677 ,  H01L2224/0233 ,  H01L2224/0401 ,  H01L2224/16225 ,  H01L2924/0002 ,  H03H7/42 ,  H03H9/64 ,  H01L2924/00

Abstract: Described is an apparatus which comprises: a backside of a first die having a redistribution layer (RDL); and one or more passive planar devices disposed on the backside, the one or more passive planar devices formed in the RDL.

公开(公告)号：EP2517464A4

公开(公告)日：2013-10-16

申请号：EP10842435

申请日：2010-11-29

Applicant: INTEL CORP

Inventor： COWLEY NICHOLAS P ,  ARAMBEPOLA BERNARD ,  MARTIN ALAN J ,  ALI ISAAC

IPC: H04N5/44 ,  H04N5/50 ,  H04N21/426 ,  H04N21/434 ,  H04N21/438 ,  H04N21/443

CPC classification number: H04N21/42615 ,  H04H2201/60 ,  H04N5/50 ,  H04N5/765 ,  H04N21/4263 ,  H04N21/4347 ,  H04N21/4382 ,  H04N21/4383 ,  H04N21/4436