公开(公告)号：FR3069374A1

公开(公告)日：2019-01-25

申请号：FR1756937

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL ,  DELALLEAU JULIEN

IPC: H01L29/772 ,  H01L21/331

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T3) réalisé sur et dans une zone active (ZA) comportant une région de source (13), une région de drain (11), la zone active (ZA) étant entourée d'une région isolante (10), le transistor ayant une région de grille (14) comprenant deux flancs (FLA, FLB) s'étendant transversalement à la direction source-drain, chevauchant deux bords opposés (BD1, BD2) de la zone active, et possédant au niveau de chaque zone de chevauchement au moins une languette (17) saillant au pied d'au moins un flanc de la région de grille (14) et recouvrant une partie de la zone active et une partie de la région isolante.

公开(公告)号：FR3059144A1

公开(公告)日：2018-05-25

申请号：FR1661346

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (V1) situé entre un niveau de métallisation inférieur (M2), recouvert d'une couche d'encapsulation isolante (C1) et d'une couche isolante inter niveaux de métallisation (C2), et un niveau de métallisation supérieur (M2), et au moins une discontinuité électrique (CS3) entre au moins un via (V11) dudit niveau de vias et au moins une piste (P1) dudit niveau de métallisation inférieur, ladite au moins une discontinuité électrique comportant une couche isolante additionnelle (CS3), de composition identique à celle de la couche isolante inter niveaux de métallisation (C2), située entre ledit au moins un via (V11) et ladite au moins une piste (P10) et bordée par ladite couche d'encapsulation (C1).

公开(公告)号：FR3058567A1

公开(公告)日：2018-05-11

申请号：FR1660777

申请日：2016-11-08

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L27/11 ,  H01L21/82 ,  H01L23/525 ,  H05K1/16

Abstract: Le circuit intégré comprend, au dessus d'un substrat, une partie d'interconnexion, comportant plusieurs niveaux de métallisation séparés par une région isolante (RIS). Le circuit intégré comprend en outre au sein de ladite partie d'interconnexion,, au moins une structure antifusible (STR), enrobée dans une partie de ladite région isolante (RIS), la structure antifusible comportant une poutre (PTR) maintenue en deux endroits différents par deux bras (BR1A, BR1B), un corps (BTA) et une zone isolante antifusible (ZSF), la poutre (PTR), le corps (BTA) et les bras (BR1A, BR1B) étant métalliques et situés au sein d'un même niveau de métallisation, ledit corps et ladite poutre étant mutuellement en contact par l'intermédiaire de ladite zone isolante antifusible (ZSF) configurée pour être claquée en présence d'une différence de potentiel de claquage entre ledit corps et ladite poutre.

公开(公告)号：FR3050318B1

公开(公告)日：2018-05-11

申请号：FR1653451

申请日：2016-04-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  ESCALES JEAN-PHILIPPE

IPC: H01L23/60 ,  H01L23/482

Abstract: Utilisation d'un empilement comportant une double passivation (CPSI, CPSS) et localement gravé de façon à découvrir des plots de contact (PLCT) d'un circuit intégré situés au dessus du dernier niveau de métallisation d'une partie d'interconnexion du circuit intégré, pour protéger ledit circuit intégré contre un claquage d'au moins une région diélectrique au moins en partie poreuse séparant deux éléments électriquement conducteurs de la partie d'interconnexion du circuit intégré, claquage provoqué par une conduction électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique.

公开(公告)号：FR3025335A1

公开(公告)日：2016-03-04

申请号：FR1458099

申请日：2014-08-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN ,  BOUTON GUILHEM

IPC: G06F17/50 ,  H01L21/70

Abstract: Le circuit intégré comprend dans et/ou sur un substrat plusieurs blocs fonctionnels (CEL) incluant au moins deux blocs fonctionnels identiques respectivement disposés à au moins deux endroits différents du circuit intégré. Il comprend en outre des modules fictifs électriquement inactifs (5) aux voisinages et/ou à l'intérieur desdits blocs fonctionnels et au moins deux modules fictifs différents électriquement inactifs aux voisinages respectifs et/ou à l'intérieur desdits au moins deux blocs fonctionnels identiques.

公开(公告)号：FR3018139A1

公开(公告)日：2015-09-04

申请号：FR1451616

申请日：2014-02-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L21/336 ,  H01L21/8249

Abstract: Circuit intégré, comprenant un substrat (1) et au moins un composant défavorablement sensible aux contraintes en compression (TRN) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Le circuit comprend au moins une tranchée électriquement inactive (20) située au moins dans ladite région isolante et contenant un domaine interne (203) configuré pour permettre une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3006808B1

公开(公告)日：2015-05-29

申请号：FR1355221

申请日：2013-06-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  DI-GIACOMO ANTONIO ,  ARRAZAT BRICE

IPC: H01L27/02 ,  B81B3/00 ,  H01L23/58 ,  H01L27/24

公开(公告)号：FR3012671A1

公开(公告)日：2015-05-01

申请号：FR1360538

申请日：2013-10-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  DI-GIACOMOA ANTONIO ,  ARRAZAT BRICE

IPC: H01L27/02

Abstract: Le dispositif comprend un ensemble thermiquement déformable (ENS) logé dans une cavité (CVT) de la partie d'interconnexion (RITX) d'un circuit intégré. L'ensemble peut fléchir lors d'une variation de température de façon à ce que sa zone d'extrémité libre (Z2) se déplace verticalement (DV).

公开(公告)号：FR2982080A1

公开(公告)日：2013-05-03

申请号：FR1159718

申请日：2011-10-26

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01L35/34 ,  H01L35/28

Abstract: Procédé de communication sans fil entre un premier dispositif et un deuxième dispositif, dans lequel le premier dispositif (DIS1) et le deuxième dispositif (DIS2) comprenant respectivement un premier générateur thermoélectrique (GEN1) et un deuxième générateur thermoélectrique (GEN2), les deux générateurs thermoélectriques étant en couplage thermique, on génère (10) un premier signal (S1) au sein du premier dispositif, on alimente électriquement (11) le premier générateur thermoélectrique en fonction du premier signal de façon à créer (12) un premier gradient thermique (DeltaT1) dans ledit premier générateur et (13) un deuxième gradient thermique (AT2) dans le deuxième générateur, et on génère (15) un deuxième signal au sein du deuxième dispositif à partir de l'énergie électrique produite (14) par le deuxième générateur thermoélectrique en réponse audit deuxième gradient thermique (DeltaT2).

公开(公告)号：FR2966268A1

公开(公告)日：2012-04-20

申请号：FR1058474

申请日：2010-10-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06K19/073 ,  H01L35/00

Abstract: Procédé comprenant une détection d'une remise en boîtier d'un circuit intégré (CI) après une mise en boîtier initiale. Ladite détection de remise en boîtier comprend une détection d'une énergie électrique produite à partir d'au moins un matériau thermoélectrique (MTH) contenu dans au moins une région soumise à un gradient de température lors de ladite remise en boîtier alors que le circuit intégré (CI) n'est pas en fonctionnement.