-
公开(公告)号:FR3112004A1
公开(公告)日:2021-12-31
申请号:FR2006815
申请日:2020-06-29
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: CHAMPEIX CLEMENT , DUMONT MATHIEU , BORREL NICOLAS , LISART MATHIEU
IPC: G06F21/75 , G01R19/165
Abstract: Détection d'une impulsion électromagnétique La présente description concerne un circuit intégré comprenant un premier dispositif (1) de détection d'une impulsion électromagnétique comportant : une première antenne boucle (ANT1) réalisée dans une structure d'interconnexion (IT) du circuit intégré, une première extrémité (100) de la première antenne (ANT1) étant connectée à un premier noeud (102) d'application d'un potentiel d'alimentation (Vdd) et une deuxième extrémité (104) de l'antenne (ANT1) étant reliée à un deuxième noeud (106) d'application du potentiel d'alimentation (Vdd) ; et un premier circuit (DET1) connecté à la deuxième extrémité (104) de la première antenne (ANT1) et configuré pour fournir un premier signal (sens1) représentatif d'une comparaison d'un premier courant (iloop1) dans la première antenne (ANT1) avec un premier seuil. Figure pour l'abrégé : Fig. 1
-
公开(公告)号:FR3100346A1
公开(公告)日:2021-03-05
申请号:FR1909725
申请日:2019-09-04
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: ROMAIN FABRICE , LISART MATHIEU
IPC: G06F11/16
Abstract: Détection d'erreurs La présente description concerne un procédé de détection d'une erreur d'écriture d'une donnée (Data5) en mémoire dans lequel : - au moins deux parties (Code5A, Code5B) de même taille d'un mot binaire (Code5) représentatif de ladite donnée (Data5) sont stockées à la même adresse (AddL5) dans au moins deux circuits mémoire (51, 52) identiques ; et - des signaux internes de commande des deux circuits mémoire (51, 52) sont comparés. Figure pour l'abrégé : Fig. 10
-
公开(公告)号:FR3059145B1
公开(公告)日:2019-07-19
申请号:FR1661347
申请日:2016-11-22
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: RIVERO CHRISTIAN , FORNARA PASCAL , BOUTON GUILHEM , LISART MATHIEU
Abstract: Circuit intégré, comprenant au-dessus d'un substrat semiconducteur (SB) une multitude de plots électriquement conducteurs situés respectivement entre des zones de composants du circuit intégré et un premier niveau de métallisation du circuit intégré et enrobés dans une région isolante (RIS2), ladite multitude de plots comportant des premiers plots (PLT1) en contact électrique avec des premières zones de composant correspondantes (Z1) et au moins un deuxième plot non en contact électrique avec une deuxième zone de composant correspondante (Z2), de façon à former au moins une discontinuité électrique.
-
公开(公告)号:FR3062952B1
公开(公告)日:2019-03-29
申请号:FR1751154
申请日:2017-02-13
Inventor: LISART MATHIEU , FROMENT BENOIT
Abstract: L'invention concerne un condensateur de découplage comprenant : deux cellules (C1, C2) de condensateurs partageant un même caisson (25) ; une première tranchée isolée (27) traversant le caisson entre les deux cellules sans atteindre le fond du caisson ; et un contact (34, 35) avec le caisson formé au niveau de chaque cellule.
-
公开(公告)号:FR2981783A1
公开(公告)日:2013-04-26
申请号:FR1159445
申请日:2011-10-19
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: LISART MATHIEU , SOUDE THIERRY
Abstract: L'invention concerne un système de détection d'une attaque par laser d'une puce de circuit intégré formée dans un substrat semiconducteur (1), comprenant un dispositif de détection (41, 43) adapté à détecter des variations du potentiel du substrat.
-
公开(公告)号:FR2976722A1
公开(公告)日:2012-12-21
申请号:FR1155343
申请日:2011-06-17
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: LISART MATHIEU , SARAFIANOS ALEXANDRE , GAGLIANO OLIVIER , MANTELLI MARC
IPC: H01L23/58 , G06F21/02 , G06K19/073
Abstract: L'invention concerne une puce de circuit intégré comprenant : une pluralité de caissons (5, 7) parallèles de types de conductivité alternés formés dans la partie supérieure d'un substrat semiconducteur (3) d'un premier type de conductivité (P) ; dans chaque caisson (7) du premier type (P), une pluralité de transistors MOS (13) à canal du second type de conductivité (N), et dans chaque caisson (5) du second type (N), une pluralité de transistors MOS (9) à canal du premier type (P), des transistors de caissons voisins étant reliés en inverseurs (19) ; et un dispositif de protection contre des attaques, comprenant : une couche (23) du second type (N) s'étendant sous ladite pluralité de caissons (5, 7), depuis la face inférieure desdits caissons ; et des régions d'isolation latérale (25) entre les caissons, lesdites régions (25) s'étendant depuis la face supérieure des caissons jusqu'à ladite couche (23).
-
17.
公开(公告)号:FR2958098B1
公开(公告)日:2012-11-16
申请号:FR1001176
申请日:2010-03-24
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: MARINET FABRICE , LISART MATHIEU
IPC: H01L23/485 , H03K19/003
Abstract: L'invention concerne un procédé de contremesure dans un microcircuit électronique (IC1, IC2, IC3), comprenant des phases de traitement successives exécutées par un circuit du microcircuit, et une étape d'ajustement d'une tension d'alimentation (vdd-Vgb1) entre des bornes d'alimentation (VS1, VS2, VS3) et de masse (LG1, LG2, LG3) du circuit, en fonction d'une valeur aléatoire générée pour la phase de traitement, à chaque phase de traitement exécutée par le circuit.
-
公开(公告)号:FR2958078B1
公开(公告)日:2012-04-20
申请号:FR1001177
申请日:2010-03-24
Applicant: ST MICROELECTRONICS ROUSSET
Inventor: MARINET FABRICE , LISART MATHIEU
IPC: H01L23/485 , H03K19/003
-
公开(公告)号:FR3082659A1
公开(公告)日:2019-12-20
申请号:FR1870700
申请日:2018-06-14
Inventor: LISART MATHIEU , RAE BRUCE
Abstract: La présente description concerne une puce électronique comprenant des premier et deuxième écrans superposés (109, 106) et un premier détecteur de photons (108) situé entre les premier et deuxième écrans.
-
公开(公告)号:FR3062952A1
公开(公告)日:2018-08-17
申请号:FR1751154
申请日:2017-02-13
Inventor: LISART MATHIEU , FROMENT BENOIT
Abstract: L'invention concerne un condensateur de découplage comprenant : deux cellules (C1, C2) de condensateurs partageant un même caisson (25) ; une première tranchée isolée (27) traversant le caisson entre les deux cellules sans atteindre le fond du caisson ; et un contact (34, 35) avec le caisson formé au niveau de chaque cellule.
-
-
-
-
-
-
-
-
-