公开(公告)号：FR3082052B1

公开(公告)日：2020-06-26

申请号：FR1854829

申请日：2018-06-04

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  LETHIECQ RENAN

IPC: H01L29/772 ,  H01L21/76 ,  H01L29/66

Abstract: Dispositif électronique intégré, comprenant un substrat de type silicium sur isolant et au moins un transistor MOS (TR) réalisé dans et sur ledit substrat, et comprenant une région de grille (G) configurée pour recevoir une tension de commande, une grille arrière (BG) configurée pour recevoir une tension d'ajustement, et dans lequel la région source (S) comporte une première borne (B1) destinée à être reliée à une tension de référence et une deuxième borne (B2) réalisées de part et d'autre d'une portion résistive (Rs) de la région de source (S), la première borne (B1) étant configurée pour délivrer une tension dont la valeur est représentative de la température du dispositif (DIS), le dispositif (DIS) comportant des moyens d'ajustement (MA) configurés pour délivrer sur la grille arrière (BG), une tension d'ajustement dont la valeur dépend de la valeur de la tension de commande et de la valeur de la tension délivrée par la première borne (B1).

公开(公告)号：FR3024930B1

公开(公告)日：2019-08-09

申请号：FR1457764

申请日：2014-08-12

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE

IPC: H03M1/00

Abstract: L'invention concerne un circuit de transmission de données pour transmettre un signal de données sur une ligne de transmission (202), ce circuit comprenant un convertisseur numérique-analogique , DAC, (212) capable de générer 2N niveaux de tension continue différents, dans lequel le DAC (212) est adapté à recevoir des valeurs numériques de N bits, et pour chaque valeur numérique, à sélectionner, en se basant sur les valeurs numériques, l'un des 2N niveaux de tension continue et à appliquer le niveau de tension continue sélectionné sur la ligne de transmission (202).

公开(公告)号：FR3074961A1

公开(公告)日：2019-06-14

申请号：FR1762078

申请日：2017-12-13

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  DE CONTI LOUISE

IPC: H01L23/60 ,  H01L27/02

Abstract: L'invention concerne un dispositif électronique (1) comprenant un transistor MOS (7) dont des régions de source (73) et de drain (71) sont séparées l'une de l'autre par une région de formation de canal (77) surmontée d'une première grille (75), la région de drain (71) comportant un prolongement (710) surmonté d'une deuxième grille (720) connectée à la première grille.

公开(公告)号：FR3057394B1

公开(公告)日：2019-05-03

申请号：FR1661085

申请日：2016-11-16

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  ATHANASIOU SOTIRIOS

IPC: H01L23/60 ,  H01L27/02

Abstract: Le dispositif de protection est réalisé dans et sur un film semi-conducteur (1) situé sur une couche isolante enterrée (2) elle-même située au-dessus d'un caisson semi-conducteur (3). Il comprend une première borne (B1) et une deuxième borne (B2), au moins un module (MD1) comportant au moins un transistor MOS (TR) connecté entre la première borne (B1) et la deuxième borne (B2) et ayant sa région de grille (G), son substrat (B) et ledit caisson (3) électriquement couplés, au moins un circuit résistif-capacitif (RC) configuré pour rendre passant le transistor MOS (TR) lors de l'apparition d'une décharge électrostatique sur la première borne (B1) ou sur la deuxième borne (B2), ledit au moins un circuit résistif-capacitif (RC) possédant une partie commune avec l'une au moins des régions de source, de grille et de drain du transistor et comportant un élément capacitif et un élément résistif, une première électrode de l'élément capacitif comportant l'élément résistif et une deuxième électrode de l'élément capacitif comportant au moins une portion du film semi-conducteur (1).

公开(公告)号：DE102018112509A1

公开(公告)日：2018-12-06

申请号：DE102018112509

申请日：2018-05-24

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS SA

Inventor： MAZOYER YVES ,  GALY PHILIPPE ,  SIRITO-OLIVIER PHILIPPE

IPC: H01L23/60 ,  H02H9/04 ,  H03K17/08 ,  H03K17/687

Abstract: Schutz vor elektrostatischer Entladung (ESD) wird von einer Schaltung bereitgestellt, die einen Widerstand aufweist, der eine erste und eine zweite Klemme hat, eine Zenerdiode, die eine Kathodenklemme hat, die direkt mit der ersten Klemme verbunden ist, und eine Anodenklemme, die direkt mit einer dritten Klemme verbunden ist, und eine Begrenzungsdiode, die eine Kathodenklemme hat, die direkt mit der zweiten Klemme verbunden ist, und eine Anodenklemme, die direkt mit der dritten Klemme verbunden ist.

公开(公告)号：FR3064383A1

公开(公告)日：2018-09-28

申请号：FR1752383

申请日：2017-03-23

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  BEDECARRATS THOMAS

IPC: G06N3/02 ,  H01L21/8232

Abstract: Dispositif intégré de neurone artificiel, comportant une borne d'entrée (BE), une borne de sortie (BS), une borne de référence (BR) destinée à délivrer au moins un signal de référence, un bloc intégrateur (1) configuré pour recevoir et intégrer au moins un signal d'entrée et délivrer un signal intégré, un bloc générateur (2) configuré pour recevoir le signal intégré et, lorsque le signal intégré dépasse un seuil, délivrer le signal de sortie, dans lequel le bloc intégrateur (1) comporte un condensateur principal (C1) couplé entre la borne d'entrée (BE) et la borne de référence (BR), le bloc générateur (2) comporte un transistor MOS principal (TR 1) couplé entre la borne d'entrée (E) et la borne de sortie (S), et dont la grille (g 1) est couplée à la borne de sortie (BS), ledit transistor principal (TR 1) ayant en outre son substrat (sb 1) et sa grille (g 1) mutuellement couplés.

公开(公告)号：FR2984604B1

公开(公告)日：2014-01-17

申请号：FR1161797

申请日：2011-12-16

Applicant: ST MICROELECTRONICS SA

Inventor： BOURGEAT JOHAN ,  GALY PHILIPPE

IPC: H01L23/60 ,  H01L27/02

公开(公告)号：FR2982416B1

公开(公告)日：2014-01-03

申请号：FR1159951

申请日：2011-11-03

Applicant: ST MICROELECTRONICS SA

Inventor： GALY PHILIPPE ,  JIMENEZ JEAN ,  BOURGEAT JOHAN ,  HEITZ DAVID

IPC: H01L23/60 ,  H01L27/02

公开(公告)号：FR2974685A1

公开(公告)日：2012-11-02

申请号：FR1153589

申请日：2011-04-27

Applicant: ST MICROELECTRONICS SA

Inventor： DRAY ALEXANDRE ,  GALY PHILIPPE ,  BOURGEAT JOHAN

IPC: H02H9/00 ,  H01L29/74

Abstract: Dispositif semiconducteur pour une protection d'au moins un noeud d'un circuit intégré contre des décharges électrostatiques, comprenant un doublet de thyristors à gâchettes flottantes (THil, THi2) connectés en parallèle et tête-bêche, les deux thyristors ayant respectivement deux gâchettes distinctes (CSil, CSi2) et une gâchette commune (SB) formée par une couche semiconductrice commune (SB), l'anode d'un premier thyristor du doublet et la cathode du deuxième thyristor du doublet formant une première borne (BDil) du doublet destinée à être connectée à un point froid et la cathode du premier thyristor du doublet et l'anode du deuxième thyristor du doublet formant une deuxième borne (BDi2) du doublet destinée à être connectée audit nœud à protéger.

公开(公告)号：FR2974668A1

公开(公告)日：2012-11-02

申请号：FR1253262

申请日：2012-04-10

Applicant: ST MICROELECTRONICS SA

Inventor： DRAY ALEXANDRE ,  GALY PHILIPPE ,  BOURGEAT JOHAN

IPC: H01L23/60

Abstract: Dispositif semiconducteur pour une protection d'au moins un noeud d'un circuit intégré contre des décharges électrostatiques, comprenant un doublet de thyristors à gâchettes flottantes (THi1, THi2) connectés en parallèle et tête-bêche, les deux thyristors ayant respectivement deux gâchettes distinctes (CSil, CSi2) et une gâchette commune (SB) formée par une couche semiconductrice commune (SB), l'anode d'un premier thyristor du doublet et la cathode du deuxième thyristor du doublet formant une première borne (BDil) du doublet destinée à être connectée à un point froid et la cathode du premier thyristor du doublet et l'anode du deuxième thyristor du doublet formant une deuxième borne (BDi2) du doublet destinée à être connectée audit nœud à protéger.