中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

37 records (took 0.024 seconds)

    DIVISEUR DE FREQUENCE BINAIRE
    11.
    发明专利
    DIVISEUR DE FREQUENCE BINAIRE 未知

    公开(公告)号：FR2895601A1

    公开(公告)日：2007-06-29

    申请号：FR0513121

    申请日：2005-12-22

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

    IPC: H03K23/66 ,  G06K7/08 ,  H03K21/00

    Abstract: L'invention concerne un diviseur de fréquence binaire (DIVF2) comprenant un compteur (CMPT) cadencé par un signal d'entrée (CK1), des moyens (CP1, CP2) pour comparer un valeur de comptage (VAL) à des première et seconde valeurs de seuil (B2/2, B2/4) et fournir des premier et deuxième signaux de contrôle (DET1, DET2) synchronisés avec des fronts de variation d'un premier type du signal d'entrée (CK1). Selon l'invention, le diviseur comprend des moyens (FFB) pour fournir au moins un troisième signal de contrôle (SDET1, SDET2) décalé d'une demi-période du signal d'entrée (CK1) par rapport à l'un des premier ou second signaux de contrôle (DET1, DET2), et des moyens de contrôle (ALCT) pour générer le signal de sortie (CK2) à partir de signaux de contrôle choisis en fonction de la valeur d'au moins un bit (b1,b0) de plus faible poids de la consigne de division. Application notamment aux transpondeurs UHF.

    PROCEDE DE GENERATION D'UN SIGNAL D'HORLOGE
    13.
    发明专利
    PROCEDE DE GENERATION D'UN SIGNAL D'HORLOGE 未知

    公开(公告)号：FR2890465A1

    公开(公告)日：2007-03-09

    申请号：FR0509082

    申请日：2005-09-06

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

    IPC: G06F1/04 ,  G06K7/08 ,  H04B7/00

    Abstract: L'invention concerne un procédé de génération d'un signal d'horloge comprenant des étapes de : mesure à l'aide d'un premier signal d'horloge (SFo) d'une caractéristique d'un événement de référence (EVT1) dans un signal reçu (RS) ; déterminer à l'aide du premier signal d'horloge, une variation d'une caractéristique d'un second événement (EVT2, D0) dans un signal reçu (RS) ; corriger la mesure (NEVT1, NFC) en fonction de la variation de la caractéristique du second événement ; et générer un second signal d'horloge (SFC) à partir du premier signal d'horloge en fonction de la mesure corrigée (NFC). Application aux circuits d'émission et de réception d'une puce sans contact.

    PROCEDE DE CONFIGURATION D'UN ESPACE MEMOIRE DIVISE EN ZONES MEMOIRE
    14.
    发明专利
    PROCEDE DE CONFIGURATION D'UN ESPACE MEMOIRE DIVISE EN ZONES MEMOIRE 未知

    公开(公告)号：FR2890200A1

    公开(公告)日：2007-03-02

    申请号：FR0508729

    申请日：2005-08-25

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

    IPC: G06F12/02 ,  G06K19/073 ,  G11C8/10

    Abstract: L'invention concerne un procédé de configuration d'un espace mémoire (MEM), comprenant des étapes de : lecture dans l'espace mémoire (MEM) d'une information de configuration (SZ3), détermination d'une division d'au moins une partie de l'espace mémoire en zones mémoire (Z1-Z4) en fonction de l'information de configuration lue ; et d'attribution à chacune des zones mémoire d'un numéro d'accès (NBK) à utiliser pour accéder à un emplacement de donnée dans la zone mémoire, en combinaison avec une adresse logique de l'emplacement dans la zone mémoire. Application de l'invention aux puces RFID.

    16.
    发明专利
    未知

    公开(公告)号：FR2833781B1

    公开(公告)日：2004-03-12

    申请号：FR0116066

    申请日：2001-12-13

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  TARDIEU OLIVIER

    IPC: G06F1/04 ,  G06K19/07 ,  G06K19/073 ,  H03K5/125 ,  H03K5/24 ,  H03K7/02

    Abstract: A contactless integrated circuit receiving an RF signal comprises a clock-signal generator to produce a clock signal from a first half wave and a second half wave representing the received RF signal. Also disclosed is a method for the generation of a clock signal in which the first half wave and the second half wave are compared to produce the clock signal. The invention is adapated for use in contactless cards, transponders, and the like.

    Circuit for detecting start, circuit for detecting stop, and circuit for detecting data transmitted according to the Inter Integrated Circuit (IIC) protocol
    17.
    发明专利
    Circuit for detecting start, circuit for detecting stop, and circuit for detecting data transmitted according to the Inter Integrated Circuit (IIC) protocol 未知

    公开(公告)号：FR2839827A1

    公开(公告)日：2003-11-21

    申请号：FR0205880

    申请日：2002-05-14

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS SRL

    Inventor： MUSUMECI ORAZIO ,  KARI AHMED

    IPC: H03K5/1252 ,  H03K5/19 ,  H04L7/04 ,  H03K5/1534

    Abstract: The circuits for detecting start and stop, respectively, detect the conditions for start and stop on a data signal (SDA) associated with a clock signal (SCL) according to teh IIC protocol. The circuit for detecting start comprises a counter (30) for counting the pulses of a reference clock signal (CLK) when an initialization (reset) signal (RST) is produced by a first detector (20) of a falling front (trailing edge) of the data signal (SDA) and producing a validation signal (COUNT) when the number of counted pulses reaches a predefined number (NB); and a second detector (40) for storing in memory the validation signal (COUNT) when a falling front of the clock signal (SCL) is detected. The circuit (claimed) for detecting start comprises the first detector (20) containing a bistable whose data input is connected to the ground, whose clock input receives the data signal (SDA), and whose output delivers the initialization signal (RST). The second detector (40) contains a bistable whose data input receives the validation signal (COUNT), whose clock input receives the clock signal (SCL), and whose output delivers the start signal (START). The circuit comprises a supplementary initialization circuit for producing a second initialization signal equal to the inverse of the clock signal (SCL) and synchronized on the reference clock signal (CLK), where the second signal is used to initialize the first and/or the second detector (20,40). The circuit (claimed) for detecting stop comprises a detector for producing a stop signal (STOP) when a rising front (leading edge) of the data signal (SDA) is detected after the detection of a rising front of the clock signal (SCL). The detector comprises a bistable whose data input receives a supply voltage, whose clock input receives the data signal (SDA), and whose output delivers the stop signal (STOP). The circuit (claimed) for detecting the data transmitted according to the IIC protocol comprises the circuit for detecting start and the circuit for detecting stop.

    19.
    发明专利
    未知

    公开(公告)号：FR2833781A1

    公开(公告)日：2003-06-20

    申请号：FR0116066

    申请日：2001-12-13

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  TARDIEU OLIVIER

    IPC: G06F1/04 ,  G06K19/07 ,  G06K19/073 ,  H03K5/125 ,  H03K5/24 ,  H03K7/02

    Abstract: The invention relates to a contactless integrated circuit which receives a radio frequency signal. According to the invention, the circuit comprises a clock generator, said generator being used to produce a clock signal (CLK) from a first alternation (AC0) and a second alternation (AC1) which are representative of the radio frequency signal received. The invention also relates to a method of generating a clock signal, during which the first and the second alternations are compared in order to produce the clock signal. The invention is suitable for contactless cards, transponders, etc.

Patent Agency Ranking