公开(公告)号：WO2006001942A3

公开(公告)日：2009-02-19

申请号：PCT/US2005017261

申请日：2005-05-18

Applicant: HEWLETT PACKARD DEVELOPMENT CO ,  ST MICROELECTRONICS INC ,  FRICKE PETER J ,  VAN BROCKLIN ANDREW L ,  JACKSON WARREN B ,  CRIVELLI BARBARA ,  SOTGIU RICARDO

Inventor： FRICKE PETER J ,  VAN BROCKLIN ANDREW L ,  JACKSON WARREN B ,  CRIVELLI BARBARA ,  SOTGIU RICARDO

IPC: H01L29/88 ,  H01L21/329 ,  H01L21/76 ,  H01L45/00

CPC classification number: H01L29/88 ,  H01L21/76

Abstract: A two-terminal electronic isolation device (10) has an anode (20), a cathode (30), an integral tunnel junction (50), and a current-injection layer (40). The current-injection layer (40) comprises a silicon-rich oxide.

Abstract translation: 两端子电子隔离装置（10）具有阳极（20），阴极（30），整体隧道结（50）和电流注入层（40）。 电流注入层（40）包括富硅氧化物。

公开(公告)号：WO2006031329A3

公开(公告)日：2006-05-04

申请号：PCT/US2005028368

申请日：2005-08-10

Applicant: ST MICROELECTRONICS INC ,  AXALTO ,  FRUHAUF SERGE ,  LEYDIER ROBERT A

Inventor： FRUHAUF SERGE ,  LEYDIER ROBERT A

IPC: G06F13/40 ,  G06F13/38 ,  G06K19/07

CPC classification number: G06F13/4068

Abstract: A USB device, integrated circuit, smart card and method are disclosed. A USB transceiver is connected to a data interface and operable at a respective low speed and full speed configuration. A processor as a USB device controller is operatively connected to the low speed USB transceiver and full speed USB transceiver and operable for transmitting a different device descriptor to a USB host for performing an enumeration depending on whether a low speed or high speed operation is chosen.

Abstract translation: 公开了一种USB设备，集成电路，智能卡和方法。 USB收发器连接到数据接口并且可以在各自的低速和全速配置下操作。 作为USB设备控制器的处理器可操作地连接到低速USB收发器和全速USB收发器，并且可操作用于根据是选择低速还是高速操作来将不同的设备描述符发送到USB主机以执行枚举。

公开(公告)号：WO2005015746A3

公开(公告)日：2005-05-19

申请号：PCT/US2004025223

申请日：2004-08-04

Applicant: ST MICROELECTRONICS INC

Inventor： NORSWORTHY STEVEN R ,  REDGRAVE JASON RUPERT

IPC: H03M20060101 ,  H03M3/00 ,  H03M3/02 ,  H04B14/06 ,  H04L25/49

CPC classification number: H03M3/392 ,  H03M3/394 ,  H03M3/424 ,  H03M3/448 ,  H03M3/454 ,  H03M3/498

Abstract: A noise-shaping coder with variable or reconfigurable characteristics is disclosed. In one exemplary embodiment, an improved apparatus for signal modulation is disclosed. The apparatus (see figure 1) generally comprises a noise-shaping coder having programmable coefficients, (see figure 1, CSEL), programmable coder order (see figure 1, MSEL), programmable oversampling frequency (see figure 1, CKEN), and/or programmable dither (see figure 1, D). In a second exemplary embodiment, an improved method for implementing noise shaping coding is disclosed. The apparatus generally compromises a means for switching from one order coder to another order coder, as well as switching oversampling frequency.

Abstract translation: 公开了具有可变或可重新配置特性的噪声整形编码器。 在一个示例性实施例中，公开了一种用于信号调制的改进装置。 该装置（见图1）通常包括具有可编程系数（参见图1，CSEL），可编程编码器顺序（见图1，MSEL），可编程过采样频率（见图1，CKEN）的噪声整形编码器和/ 或可编程抖动（见图1，D）。 在第二示例性实施例中，公开了一种用于实现噪声整形编码的改进方法。 该装置通常损害用于从一个订单编码器切换到另一个订单编码器的装置以及切换过采样频率。

公开(公告)号：WO2005015752A3

公开(公告)日：2005-03-24

申请号：PCT/US2004025323

申请日：2004-08-04

Applicant: ST MICROELECTRONICS INC

Inventor： NORSWORTHY STEVEN R ,  REDGRAVE JASON RUPERT

IPC: H03H17/06 ,  H04B20060101 ,  H04L27/10

CPC classification number: H03H17/0628 ,  G06F5/14 ,  G06F2205/061 ,  H03H17/0614

Abstract: Improved interpolator (1304) and decimator (1324) apparatus and methods, including the addition of an elastic storage element (192) comprises a FIFO which advantageously allows short term variation in sample clocks to be absorbed, and also provides a feedback mechanism for controlling a delta-sigma modulated modulo-N counter based sample clock generator. The elastic element combined with a delta-sigma modulator and counter creates a noise-shaped frequency lock loop without additional components, resulting in a much simplified imterpolator and decimator.

Abstract translation: 改进的内插器（1304）和抽取器（1324）的装置和方法，包括添加弹性存储元件（192）包括有利地允许采样时钟的短期变化被吸收的FIFO，并且还提供用于控制 delta-sigma调制模N计数器采样时钟发生器。 与Δ-Σ调制器和计数器组合的弹性元件产生噪声形式的频率锁定环，而没有额外的组件，导致了非常简化的仿真器和抽取器。

公开(公告)号：WO0246936A8

公开(公告)日：2003-09-04

申请号：PCT/US0146289

申请日：2001-12-03

Applicant: SCHLUMBERGER SYSTEMS SA ,  SCHLUMBERGER TECHNOLOGIES OPERATING LTD ,  ST MICROELECTRONICS INC

Inventor： LEYDIER ROBERT ANTOINE ,  POMET CHRISTOPHE ALAIN

IPC: G06F3/00 ,  G06F13/40 ,  G06K17/00 ,  H03K19/0175 ,  G06F13/42

CPC classification number: G06F13/4086

Abstract: A method and apparatus is disclosed. In one embodiment, a smart card has an IC with voltage conditioning circuitry and a pull-up resistor. The card is capable of signaling a host over a bus using the resistor selectively coupled to a voltage output of the conditioning circuitry and a first output of the card. The conditioning circuitry output is selectively coupled to the first output through the resistor, responsive to being powered by the bus but not transmitting. This tends to pull up the first output to the voltage level of the voltage source, making the card capable of being detected by the host upon the bus being driven by a host. Selectively disconnecting the resistor while transmitting or receiving results in a more balanced output. Since the resistor and conditioning circuitry are an integrated part of the IC, no separate contact is required for voltage to the resistor, permiting compatibity with the contact configuration of certain existing smart cards, and eliminating a pull-up resistor or conditioning circuitry in a card reader.

Abstract translation: 公开了一种方法和装置。 在一个实施例中，智能卡具有带电压调节电路和上拉电阻的IC。 该卡能够使用选择性地耦合到调节电路的电压输出的电阻器和卡的第一输出来通过总线来发信号通知主机。 调理电路输出通过电阻选择性地耦合到第一输出端，​​响应于总线供电而不发送。 这样往往会将第一个输出端上拉到电压源的电压电平，使主板能够在总线被主机驱动时能够被主机检测到。 在发送或接收时选择性地断开电阻，从而产生更平衡的输出。 由于电阻和调理电路是集成电路的集成部分，因此电阻器不需要单独的接触，允许与某些现有智能卡的触点配置相容，并消除卡中的上拉电阻或调节电路 读者。

公开(公告)号：US6433435B2

公开(公告)日：2002-08-13

申请号：US8688498

申请日：1998-05-29

Applicant: ST MICROELECTRONICS INC

Inventor： LIN YIH-SHUNG ,  LIOU FU-TAI

IPC: H01L23/522 ,  C23C16/02 ,  C23C16/20 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L21/76858 ,  C23C16/0281 ,  C23C16/20 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76856 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method for forming an aluminum contact through an insulating layer includes the formation of an opening. A barrier layer is formed, if necessary, over the insulating layer and in the opening. A thin refractory metal layer is then formed over the barrier layer, and aluminum deposited over the refractory metal layer. Proper selection of the refractory metal layer and aluminum deposition conditions allows the aluminum to flow into the contact and completely fill it. Preferably, the aluminum is deposited over the refractory metal layer without breaking vacuum.

Abstract translation: 通过绝缘层形成铝接触的方法包括形成开口。 如果需要，在绝缘层和开口中形成阻挡层。 然后在阻挡层上形成薄的难熔金属层，并且沉积在难熔金属层上方的铝。 适当选择难熔金属层和铝沉积条件允许铝流入接触并完全填充它。 优选地，将铝沉积在难熔金属层上而不破坏真空。

公开(公告)号：FR3104841B1

公开(公告)日：2021-12-24

申请号：FR1914398

申请日：2019-12-13

Applicant: ST MICROELECTRONICS INC ,  ST MICROELECTRONICS TOURS SAS

Inventor： ROUVIERE MATHIEU ,  BLAUSER JEFFREY ,  GRANGE KARL ,  SAADNA MOHAMED

IPC: H02H9/04

Abstract: Protection contre des surtensions La présente description concerne une interface d’alimentation (414) comprenant :un premier interrupteur (309) reliant une borne d’entrée (301) de l’interface à une borne de sortie (305) de l’interface ;un pont diviseur (311) de tension reliant la borne d’entrée (301) à un nœud de référence (313) configuré pour recevoir un potentiel de référence (GND) ; un comparateur (323) dont une première entrée est connectée à un premier nœud (319) du pont diviseur et dont une deuxième entrée est configurée pour recevoir un potentiel constant (Vth) ; un convertisseur numérique analogique (DAC) ;un deuxième interrupteur (329) reliant une sortie du convertisseur (DAC) à un deuxième nœud (321) du pont diviseur (311) ; etun premier circuit (331) configuré pour commander le deuxième interrupteur (329) et le convertisseur (DAC), dans lequel une commande du premier interrupteur est déterminée par un signal de sortie (comp_sig) du comparateur (323). Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3078415B1

公开(公告)日：2021-09-17

申请号：FR1851699

申请日：2018-02-27

Applicant: ST MICROELECTRONICS SRL ,  ST MICROELECTRONICS INC ,  ST MICROELECTRONICS ALPS SAS

Inventor： POLETTO VANNI ,  SWANSON DAVID F ,  TORRISI GIOVANNI LUCA ,  CHEVALIER LAURENT

IPC: G05F1/565 ,  H01L27/02 ,  H02M1/08

Abstract: L'invention concerne un circuit de commande de transistors (44, 46) en parallèle comprenant au moins deux étages (42, 43) destinés chacun à fournir un signal de commande à un des transistors, dans lequel un courant de sortie de chaque étage est régulé selon la différence entre la somme de valeurs représentatives des courants de sortie mesurés de chaque étage et la somme de valeurs des consignes affectées à tous les étages.

公开(公告)号：FR3048816B1

公开(公告)日：2018-04-13

申请号：FR1651963

申请日：2016-03-09

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS INC

Inventor： MAITREJEAN SYLVAIN ,  AUGENDRE EMMANUEL ,  MORIN PIERRE ,  REBOH SHAY

IPC: H01L21/331

公开(公告)号：DE102015120488A1

公开(公告)日：2016-11-10

申请号：DE102015120488

申请日：2015-11-26

Applicant: ST MICROELECTRONICS INC

Inventor： LIU QING ,  MORIN PIERRE

IPC: H01L21/8238 ,  H01L27/088

Abstract: Eine zugverspannte Siliziumschicht wird strukturiert, um eine erste Gruppe von Rippen in einem ersten Substratbereich und eine zweite Gruppe von Rippen in einem zweiten Substratbereich zu bilden. Die zweite Gruppe von Rippen wird mit einem zugverspannten Material bedeckt, und es wird ein Glühen durchgeführt, um das zugverspannte Siliziumhalbleitermaterial in der zweiten Gruppe von Rippen zu entspannen und entspannte Silizium-Halbleiterrippen in dem zweiten Bereich herzustellen. Die erste Gruppe von Rippen wird mit einer Maske bedeckt, und auf den entspannten Silizium-Halbleiterrippen wird Silizium-Germanium-Material vorgesehen. Danach wird eine Diffusion von Germanium aus dem Silizium-Germanium-Material in die entspannten Silizium-Halbleiterrippen bewirkt, um druckverspannte Silizium-Germanium-Halbleiterrippen in dem zweiten Substratbereich zu erzeugen (aus welchen p-Kanal-FinFET-Bauelemente gebildet werden). Die Maske wird entfernt, um zugverspannte Silizium-Halbleiterrippen in dem ersten Substratbereich freizulegen (aus welchen n-Kanal-FinFET-Bauelemente gebildet werden).