-
公开(公告)号：KR1020040050590A
公开(公告)日：2004-06-16
申请号：KR1020020078447
申请日：2002-12-10
Applicant: 한국전자통신연구원
IPC: H03G3/30
CPC classification number: H03F3/45179 , H03G1/0023
Abstract: PURPOSE: A variable gain amplifier is provided to provide a variable gain amplification function to an input signal and thus to have a stable current bias. CONSTITUTION: A voltage-current converter(11) inputs a voltage of wide range and then converts it into a current. A current sharing circuit(12) inputs the current from the voltage-current converter and controls an amplitude of an output current according to the first and the second control voltage. And a current-voltage converter(13) inputs the output current from the current sharing circuit and then converts it to a differential voltage according to a bias voltage and then obtains a variable gain.
Abstract translation: 目的：提供可变增益放大器，为输入信号提供可变增益放大功能，从而具有稳定的电流偏置。 构成：电压 - 电流转换器（11）输入宽范围的电压，然后将其转换为电流。 电流共享电路（12）输入来自电压 - 电流转换器的电流，并且根据第一和第二控制电压来控制输出电流的幅度。 并且电流 - 电压转换器（13）输入来自电流共享电路的输出电流，然后根据偏置电压将其转换为差分电压，然后获得可变增益。
-
公开(公告)号：KR1020040050589A
公开(公告)日：2004-06-16
申请号：KR1020020078446
申请日：2002-12-10
Applicant: 한국전자통신연구원
IPC: H03G3/30
CPC classification number: H03G1/0029 , H03F1/3211 , H03F3/45188 , H03F2203/45288 , H03F2203/45398 , H03F2203/45702
Abstract: PURPOSE: A variable gain amplifier is provided to provide a variable gain amplification function to an input signal and thus to have a wide band operation characteristics by a stable current bias. CONSTITUTION: The first unit inputs the first and the second input voltage differentially. The second unit generates various output currents by controlling an amplitude of transconductance according to a control voltage. The third unit generates a mirror type current by inputting the control voltage and the bias voltage differentially, and supplies a stable current to the second unit using the mirror current. And the fourth unit generates an output voltage having a variable gain according to the output current generated by the second unit.
Abstract translation: 目的：提供可变增益放大器，为输入信号提供可变增益放大功能，从而通过稳定的电流偏置具有宽带工作特性。 构成：第一个单元差分地输入第一个和第二个输入电压。 第二单元通过根据控制电压控制跨导的幅度来产生各种输出电流。 第三单元通过差分地输入控制电压和偏置电压来产生镜像电流，并且使用反射镜电流向第二单元提供稳定的电流。 并且第四单元根据由第二单元产生的输出电流产生具有可变增益的输出电压。
-
公开(公告)号：KR100433634B1
公开(公告)日：2004-05-31
申请号：KR1020020021644
申请日：2002-04-19
Applicant: 한국전자통신연구원
IPC: H03L7/099
CPC classification number: H03L1/00 , H03L7/0995
Abstract: There is provided an adaptive loop gain control circuit for a voltage-controlled oscillator (VCO). The adaptive loop gain control circuit for a voltage-controlled oscillator (VCO) includes a detected voltage generating unit which generates a detected voltage signal according to changes in an operating voltage and an operating temperature, and a control circuit unit which outputs an oscillation control current signal according to the detected voltage signal and an input control voltage signal. The adaptive loop gain control circuit for a voltage-controlled oscillator (VCO) compensates for an oscillation control current according to changes in operating voltage and temperature and compensates for the gain of a phase locked loop (PLL) system, thereby ensuring high operating stability in the PLL circuit.
Abstract translation: 提供了用于压控振荡器（VCO）的自适应环路增益控制电路。 用于电压控制振荡器（VCO）的自适应环路增益控制电路包括：检测电压产生单元，根据工作电压和工作温度的变化产生检测电压信号;以及控制电路单元，输出振荡控制电流 根据检测到的电压信号和输入控制电压信号产生信号。 用于电压控制振荡器（VCO）的自适应环路增益控制电路根据工作电压和温度的变化来补偿振荡控制电流，并补偿锁相环（PLL）系统的增益，从而确保在 PLL电路。
-
公开(公告)号：KR1020030039915A
公开(公告)日：2003-05-22
申请号：KR1020010071309
申请日：2001-11-16
Applicant: 한국전자통신연구원
IPC: H03M1/66
CPC classification number: H03K17/102 , H03K17/04106 , H03M1/742
Abstract: PURPOSE: A circuit for driving a current cell of a digital-analog converter is provided to minimize the glitch noise of a current cell by reducing the driving swing width of the current cell by limiting the voltage of the differential control signal to the predetermined voltage level by constructing the voltage limiter on the front end of the current cell. CONSTITUTION: A circuit for driving a current cell of a digital-analog converter provided with a current cell driving circuit(100) for generating a first and a second differential control signals and a current cell(200) for operating as a current source in response to the first and the second differential control signal includes a latch device(110) provided into the current cell driving circuit(100) for outputting the first and the second latch signals by latching the signal inputted in response to the clock signal and a voltage limiter(120) for outputting the first and the second differential control signals by limiting the first and the second latch signals to a predetermined level.
Abstract translation: 目的：提供一种用于驱动数模转换器的当前单元的电路，用于通过将差分控制信号的电压限制到预定的电压电平来减小当前单元的驱动摆幅来最小化当前单元的毛刺噪声 通过在当前单元的前端上构造限压器。 构成：用于驱动具有用于产生第一和第二差分控制信号的当前单元驱动电路（100）的驱动数模转换器的电流单元的电路，以及用作响应的电流源的当前单元（200） 第一差分控制信号和第二差分控制信号包括设置在当前单元驱动电路（100）中的锁存装置（110），用于通过锁存响应于时钟信号输入的信号来输出第一和第二锁存信号;以及电压限制器 （120），用于通过将第一和第二锁存信号限制到预定电平来输出第一和第二差分控制信号。
-
公开(公告)号：KR1020030039914A
公开(公告)日：2003-05-22
申请号：KR1020010071308
申请日：2001-11-16
Applicant: 한국전자통신연구원
IPC: H03D7/12
Abstract: PURPOSE: A frequency up converting mixer for use in a complementary metal oxide semiconductor(CMOS) device is provided to increase the size of the input signal by constructing a negative feedback loop circuit at the input block inputted thereto an input signal and improving the linearity of the input signal. CONSTITUTION: A frequency up converting mixer for use in a complementary metal oxide semiconductor(CMOS) device includes a first device constructed by a negative feedback loop method for increasing the linearity of the positive voltage of input signal, a second device constructed by a negative feedback loop method for increasing the linearity of the negative voltage of the input signal and a mixing block for mixing the signal outputted from the first and the second devices and the carrier signal.
Abstract translation: 目的：提供一种用于互补金属氧化物半导体（CMOS）器件的升频转换混频器，以通过在输入到输入信号的输入块上构造负反馈环路来增加输入信号的大小，并提高输入信号的线性度 输入信号。 构成：用于互补金属氧化物半导体（CMOS）器件的升频转换混频器包括由用于增加输入信号的正电压的线性度的负反馈环路方法构成的第一器件，由负反馈构成的第二器件 用于增加输入信号的负电压的线性的循环方法和用于混合从第一和第二装置输出的信号和载波信号的混合块。
-
Patent Agency Ranking
公开(公告)号：KR1020030032117A
公开(公告)日：2003-04-26
申请号：KR1020010062346
申请日：2001-10-10
IPC: G05F3/26
Abstract: PURPOSE: A startup circuit of a bandgap reference voltage generation circuit is provided to perform easily control operations according to signal modes and reduce the power consumption by simplifying a total structure of the startup circuit. CONSTITUTION: A P-type MOSFET(101) includes a source connected with a supply voltage terminal(VDD) and a gate connected with an earth portion. One end of a switch(110) is connected with a drain of the P-type MOSFET(101). The other end of the switch(110) is connected with a drain and a gate of the first N-type MOSFET(102). The switch(110) is turned on or off according to an external enable signal(EN). A current mirror(MR1) is formed with the first N-type MOSFET(102) and the second N-type MOSFET(103). The third N-type MOSFET(104) has a gate and a drain connected with a source of the first N-type MOSFET(102). An output terminal is formed at a drain of the second N-type MOSFET(103).
Abstract translation: 目的：提供带隙参考电压产生电路的启动电路，以便根据信号模式执行容易的控制操作，并通过简化启动电路的总体结构来降低功耗。 构成：P型MOSFET（101）包括与电源电压端子（VDD）连接的源极和与接地部分连接的栅极。 开关（110）的一端与P型MOSFET（101）的漏极连接。 开关（110）的另一端与第一N型MOSFET（102）的漏极和栅极连接。 开关（110）根据外部使能信号（EN）导通或关断。 电流镜（MR1）与第一N型MOSFET（102）和第二N型MOSFET（103）形成。 第三N型MOSFET（104）具有与第一N型MOSFET（102）的源极连接的栅极和漏极。 输出端子形成在第二N型MOSFET（103）的漏极处。
-
公开(公告)号：KR100243352B1
公开(公告)日：2000-02-01
申请号：KR1019970071625
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명은 이동 통신 주파수 합성기에서 빠른 동기 시간을 갖는 구간과 낮은 위상 잡음을 갖도록하기 위해 주파수 동기 상태를 검출하는 동기 검출회로에 관한 것으로서, 주파수 합성부에서 발생한 주파수 신호를 입력하여 지연시켜 출력하는 지연회로와, 상기 지연회로의 출력 신호를 반전시켜 출력하는 인버터와, 상기 인버터의 출력 신호와 주파수 합성부에서 발생한 주파수 신호를 입력하여 논리곱하여 출력하는 AND 게이트와, 기준 주파수 신호를 입력하여 상기 지연회로보다 1/2*D(D : 지연회로(201)의 지연시간)만큼 적은 지연시간으로 지연시켜 출력하는 1/2 지연회로와, 상기 1/2 지연회로의 출력 신호를 클럭 신호로 입력하고, 상기 AND 게이트의 출력 신호를 입력하여 지연시켜 출력하는 D 플립플롭과, 상기 D 플립플롭이 로직 하이 상태인지를 판별하� �� 전압을 생성하는 아날로그 적분 회로와, 상기 아날로그 적분 회로에서 생성한 전압에 위/아래 문턱 전압을 두어 잡음에 영향이 적은 최종 출력 디지털 로직을 발생시키는 히스테리시스 게이트(206)로 구성된 주파수 합성기용 동기 검출 방법 및 그 회로를 제공함으로써, 동기 검출기를 구현하는 게이트 수를 줄여 전력 소모를 감소시키고, 칩에서 차지하는 면적을 줄여 원가의 절감 및 통신회로에서 가장 중요한 잡음을 감소시켜, 통신용 칩에서 요구하는 저전력과 저잡음 특성에 적용할 수 있는 효과가 있다.
-
公开(公告)号：KR100236997B1
公开(公告)日：2000-01-15
申请号：KR1019960062145
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H03K19/00
CPC classification number: G11C17/18
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야.
CMOS 오프섹 트리밍 및 오프셋 발생 회로.
2. 발명이 해결하려고 하는 기술적 과제
CMOS 아날로그 회로에서 발생한 오프셋을 보정하기 위한 최적의 값을 찾아내고, 그 값으로 트리밍하고자 함.
3. 발명의 해결방법의 요지
최적의 오프셋 보정 값을 찾기 위한 데이터나 찾은 값으로 트리망할 데이터를 입력 클럭에 따라 로드하는 플립플롭(1)과, 상기 플립플롭에 로드된 데이터와 모드 선택 신호를 입력받아 해당 모드에서 찾은 최적의 오프셋 보정 값으로 전체회로를 세팅하는 퓨즈회로(3), 및 상기 플립플롭에 로드된 데이터와 퓨즈회로의 출력 데이터 중 동작 모드에 따라 어느 하나를 선택하여 트림이 출력신호로 출력하는 선택논리 회로(2)를 구비함.
4. 발명의 중요한 용도
믹서(mixer), 아날로그/디지탈 변환기(ADC), OP 앰프 등과 같은 모든 CMOS 아날로그 회로에 이용됨.-
公开(公告)号：KR1019990042427A
公开(公告)日：1999-06-15
申请号：KR1019970063247
申请日：1997-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 이중모드 변조기에 관한 것으로, 특히 디지털 변조와 아날로그 변조를 동시에 구현할 수 있는 휴대전화기용 이중모드 변조기에 관한 것이다. 본 발명의 목적은 아날로그 변조와 디지털 변조를 동시에 구현하고, 집적회로에 집적화하기 쉬운 소자로 구성되며, 시간지연회로를 사용하여 낮은 위상잡음 및 빠른 록킹시간을 얻을 수 있는 휴대전화기용 이중모드 변조기를 제공하는 데에 있다. 본 발명에 따른 이중모드 변조기는 외부의 기준클럭 신호로부터 특정 주파수를 합성하는 주파수 합성기와, 상기 주파수 합성기의 출력 신호를 직교 변조하는 디지털 변조기와, 상기 주파수 합성기의 출력신호를 주파수 변조하는 아날로그 변조기로 구성된다.
-
公开(公告)号：KR1019980036295A
公开(公告)日：1998-08-05
申请号：KR1019960054853
申请日：1996-11-18
Applicant: 한국전자통신연구원
IPC: H03D7/00
Abstract: 본 발명은 복제 전압-전류 변환기를 사용한 혼합기에 관한 것으로, 특히 고속에서 동작하는 혼합기(mixer)가 낮은 출력 저항을 갖도록 하기 위한 종래의 혼합기는 많은 전력이 소모되므로 본 발명에서는 복제 전압-전류(VI) 변환기를 사용하여 이의 출력 전류를 별도의 증폭기를 사용하여 피드백(feedback) 시킴으로써 증폭기의 이득만큼 선형성이 개선 되도록 한 혼합기에 관해 개시된다.
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.023 seconds)
